Department of
Computer Science
& Engineering



计算机系统结构实验指导书-LAB1

	标题	文档编号	版本	页
——— _{上海交通大学} ——— 计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	1 of 30
	作者	修改日期		41
Dept. of Computer Science & Engineering	CETC	03/21/2019		公升

1. OVERVIEW

1.1 实验名称

FPGA 基础实验: LED Flow Water Light

- 1.2 实验目的
- 1) 熟悉 Xilinx 逻辑设计工具 Vivado 的基本操作
- 掌握使用 VerilogHDL 进行简单的逻辑设计 2)
- 3) 使用功能仿真
- 4) 使用 1/0 Planing 添加管脚约束
- 生成 Bitstream 文件 5)
- 上板验证 6)
- 1.3 实验预计时间
 - 约 90 分钟
- 1.4 实验报告与验收办法
 - 实验报告和工程文件在第十二周星期五晚上23点前提交
 - 2) 无法验收,但报告中需保留有效结果的仿真截图和有价值的心得段落

PS: 1)云上教学环境只有 C 盘可用, 可事先在 C 盘建立一个工作空间, 比如: C:\Archlabs 文件夹,用于存放实验工程文件和预先给定的 IP 核等数据

2)本实验 1 和实验 2 皆是按部就班的验证实验,只要细致按照指导步骤都能出实验结果(这次课程实验暂且仅观察仿真波形)目的是通过简单的基础实验熟悉实验开发环境、用 硬件描述语言来设计基本逻辑、通过仿真检验电路设计是否预期,掌握硬件开发的基本实 验流程

	标题	文档编号	版本	页
计异机科字与上程系 Dept. of Computer Science & Engineering	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	2 of 30
	作者	修改日期		<i>1</i> 1
	CETC	03/21/2019		公升

2.1 新建工程

1. 启动桌面 Vivado 2018.3 开发工具或点击左下角窗口选择 Xilinx Design Tools-> Vivado 2018.3,如图所示:



图 2-1 运行 Vivado

2. 点击 Create Project Vivado 2018.3 Elle Flow Iools Window Help Q- Quick Access




图 2-2 新建工程

3. 弹出 New Project 向导,由此建立一个新工程,点击 Next

	标题	文档编号	版本	页
——— _{上海交通大学} ——— 计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	3 of 30
	作者	修改日期		4 1
Dept. of Computer Science & Engineering	CETC	03/21/2019		公升

Copyright © 2020 SJTU Department of Computer Science & Engineering. All rights reserved.




图 2-3 新建工程向导

4. 输入工程名称 lab01,建议工程位置 E:/archlabs(云主机为 C 盘),确认勾选 Create project subdirectory 后,点击 Next

PS:工程名称和存储路径中不能出现中文和空格,建议工程名称以字母、数字、下划线来组成




图 2-4 工程名称和路径

	标题	文档编号	版本	页
计异机科字与上程系 Dept. of Computer Science & Engineering	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	4 of 30
	作者	修改日期		<i>1</i> 1
	CETC	03/21/2019	;	公升




图 2-5 RTL 工程

6. 选择 SWORD4.0 的 FPGA 参数: Family 选 **Kintex-7**, Package 选 **ffg676**, Speed grade 选**-2**; 再找到的具体型号中选 **xc7k325tffg676-2**, 点击 **Next**




图 2-6 FPGA 型号参数

	标题	文档编号	版本	页
——— _{上海交通大学} ——— 计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	5 of 30
	作者	修改日期		4 1
Dept. of Computer Science & Engineering	CETC	03/21/2019		公廾

Copyright © 2020 SJTU Department of Computer Science & Engineering. All rights reserved.

7. 弹出新工程信息综述,点击 Finish 结束工程的创建




图 2-7 新建工程完毕

2.2 Vivado 整体界面

如图 2-8 是 Vivado2018.3 的整体界面,大致分为四个区:

- 1) 左侧区 Flow Navigator 包含整个开发流程,像 Project Settings、Run Simulation、Run Synthesized 和 Generate Bitstream 等;
- 2) 中间区 通常显示当前工程包含的文件树结构,提供工程文件的管理;
- 3) 右侧区 会显示工程信息、打开的编辑文件等;
- 4) 下部区 显示各种信息状态

	标题	文档编号	版本	页
——— _{上海交通大学} ——— 计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	6 of 30
ドラがイナー 1上作が Dept. of Computer Science & Engineering	作者	修改日期		۲۱ - ۱۲
	CETC	03/21/2019		公升





图 2-8 是 Vivado2018.3 的整体界面

PS: 上图部分功能区域会随当前进行的操作而显示不同的内容

2.3 添加文件


如下图,点击 左侧区 Flow Navigator 下的 Project Manager->Add Sources 或中间区 Sources 的"+"号, 打开 Add Sources 对话框




	标题	文档编号	版本	页
——— 上海交通大学 ———— 计算机科学与工程系 ————————————————————————————————————	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	7 of 30
	作者	修改日期		41
	CETC	03/21/2019		公升

Copyright © 2020 SJTU Department of Computer Science & Engineering. All rights reserved.


 2) 选择第二项 Add or Create Design Sources,用来添加或新建 Verilog HDL 源文件,点击Next




3) 若已有代码模块文件或 IP 核文件,可选 Add Files 以添加所需文件。本实验这里要新建代码文件,故选择 Create File 项:




	标题	文档编号	版本	页
—————————————————————————————————————	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	8 of 30
	作者	修改日期		11 TT
	CETC	03/21/2019		公升




5) 点击 Finish



Copyright © 2020 SJTU Department of Computer Science & Engineering. All rights reserved.



7) 新建的 flowing light 存在于 Sources 中的 Design Sources 下




	标题	文档编号	版本	页
——— _{上海交通大学} ——— 计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	10 of 30
ドラがイ子 コユ作が Dept. of Computer Science & Engineering	作者	修改日期		*
	CETC	03/21/2019		公升

8) 双击 flowing_ligh,添加如下设计代码,并点击保存按钮

```
2
        reg [23 : 0] cnt_reg;
        reg [7:0] light_reg;
 3
        always @ (posedge clock)
 4
 5
            begin
                  if (reset)
6
                     cnt_reg <= 0;
8
9
                     cnt_reg <= cnt_reg + 1;
10
             end
         always @ (posedge clock )
12
               begin
13
                    if (reset)
                           light_reg <= 8'h01;
14
15
                    else if (cnt_reg == 24'hffffff)
16
                         begin
17
                            if (light_reg == 8'h80)
                                light_reg <= 8'h01;
18
19
20
                                light_reg <= light_reg << 1;
21
                         end
22
                 end
         assign led = light_reg;
23
```


2.4 功能仿真

1) 创建激励测试文件。在中间区Source 里右击选择 Add Source 或于左侧区 PROJEU MAHAGER 下选择 Add Source




	标题	文档编号	版本	页
—————————————————————————————————————	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	11 of 30
レーチャルイキチーシューイ生元 Dept. of Computer Science & Engineering	作者	修改日期		41
	CETC	03/21/2019		公升


Copyright © 2020 SJTU Department of Computer Science & Engineering. All rights reserved.




3) 选择 Create File 创建一个仿真激励文件



	标题	文档编号	版本	页
—————————————————————————————————————	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	12 of 30
ロ 昇作化子 一 工作が Dept. of Computer Science & Engineering	作者	修改日期		41
	CETC	03/21/2019		公廾




5) 完成之后点击 Finish, 创建激励文件是不需要对外端口, 再点击 OK



	标题	文档编号	版本	页
—————————————————————————————————————	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	13 of 30
レーチャルイキチーシューイ生元 Dept. of Computer Science & Engineering	作者	修改日期		41
	CETC	03/21/2019		公升

6) 在弹出的对话框中点击Yes




7) 在 Source 区 Simulation Sources 下,打开仿真测试文件flowing_light_tb, 在其中对要仿真的模块进行实例化和激励代码的编写,如下图所示:

```
2
      reg
          clock;
 3
     reg
          reset ;
     wire [7:0] led;
 4
 5
 6
     flowing light u0(
           .clock(clock),
 8
           .reset (reset),
 9
           .led(led));
10
11
     parameter PERIOD= 10;
12
13
     always #(PERIOD*2) clock = !clock;
14
15
     initial begin
         clock = 1'b0;
16
         reset = 1'b0;
17
18
         #(PERIOD*2) reset = 1'b1;
19
         #(PERIOD*4) reset = 1'b0;
20
         //#580; reset = 1'bl;
21
22
     end
```

8) 在左侧 Flow Navigator 中点击 Simulation 下的 Run Simulation 选项,并选择 Run Behavioral Simulation。以下图1和图2为基于以上模块代码和激励测试文件运行仿真后所得到的波形:




Copyright © 2020 SJTU Department of Computer Science & Engineering. All rights reserved.




PS: 在时钟上升沿时且reset置1时,图2中的led[0]=1表示第一个灯亮(若led等于0表示该灯没亮)、另7盏灯不亮

观察波形时常用到下图几个按钮以便有适当的视野:




	标题	文档编号	版本	页
——— _{上海交通大学} ——— 计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	15 of 30
リ 昇 別 件 子 可 上 性 ホ Dept. of Computer Science & Engineering	作者	修改日期		/\ TT
Dept. of computer science & engineering	CETC	03/21/2019		公开




仿真时还需掌握:

- a) 通过键盘 Ctrl+ "-" 和 Ctrl+ "+" 可以对波形图进行缩放;
- b) 对长信号而言,有时十六进制看起来更顺。选择该信号并点击右键,通过 Radix 菜单可以改变信号不同进制的显示方式;
- c) 下图 Scopes 窗口里可选中需要查看信号的模块,选中感兴趣的信号,点击右键并选 Add To Wave Window,便可把改信号增加到仿真波形图中:



- d) 增加信号后需要使用 Run 菜单下的 Restart, 重新开始或用工具条按钮实现;
- e) 使用 Run for…仿真指定时间长的波形;
- f) 可通过选择工具栏中的工具条按钮来进行波形的仿真时间控制。如下图工具条, 分别是复位波形(即清空现有波形)、运行仿真、运行特定时长的仿真、仿真时 长设置、仿真时长单位、单步运行、暂停:




	标题	文档编号	版本	页
计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	16 of 30
	作者	修改日期		41
Dept. of Computer Science & Engineering	CETC	03/21/2019		公升



观察本次仿真波形,可知道:

- a) 当 reset 信号为1 时, 计数器cnt_reg 被初始化为零, 输出信号 led[0] 被始化为 00000001;
- b) 当 reset 信号为 0 时, 计数器在每个时钟信号上升沿加1计数, 直至加到24 位值全为1 时, 输出信号左移1位(即led[1]为00000010);
- c) 本仿真运行周期不够, 计数器并没加到24位全是1而波形显示早已结束。我们可以通过改变计数器的位数或者改变计数器计数值等参数, 以便较快速达到左移条件。如果愿意, 你能给出两盏led灯亮的仿真截图吗:



两盏灯依次点亮的参考截图部分

2.5 工程实现 (暂无法做)

	标题	文档编号	版本	页
计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	17 of 30
	作者	修改日期		41 -
Dept. of Computer Science & Engineering	CETC	03/21/2019		公升

4

12

13

14

20

21

27

28 29

30

由于我们的实验板板载了200MHz时钟振荡器,属高频时钟,做下载验证时则需用到差分时钟。原flowing_light代码模块需做时钟方面的修改。

1) 将flowing_light.v修改成如下图方框中的语句:


```
module flowing_light(
          input clock p,
          input clock n,
                                  Ι
          input reset,
output [7:0] led
          reg [23:0] cnt_reg;
          reg [7:0] light_reg;
10
11
12
13
         IBUFGDS IBUFGDS inst (
                 .O(CLK_i),
                 .IB(clock_n)
14
15
16
17
18
          always @ (posedge CLK_i)
             begin
                   if (!reset) //板子上的按钮实际上按下去是低电平,故要取反
19
20
21
23
24
25
26
27
28
29
30
                             cnt_reg <= 0;
                     cnt_reg <= cnt_reg + 1;</pre>
             end
        always @ (posedge CLK_i )
             begin
                     if (!reset)
                     light_reg <= 8'h01;
else if (cnt_reg == 24'hffffff)
                          begin
                             if (light_reg == 8'h80)
| light_reg <= 8'h01;
                                  light_reg <= light_reg << 1;
                          end
         assign led = light_reg;
     endmodule
```

2) 添加管脚约束文件


有下面两种方法可添加约束文件:一是利用 Vivado的IO planning 功能;二为直接新建类型为xdc的约束文件,手动输入约束命令。

01) 利用 IO planning: 点击 Flow Navigator 中 Synthesis 中的 Run Synthesis, 先对工程进行综合。综合完成之后,弹出以下对话框,选择Open Synthesized Design,点击OK


	标题	文档编号	版本	页
计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	18 of 30
	作者	修改日期		41
Dept. of Computer Science & Engineering	CETC	03/21/2019		公升




应看到如下界面。若无则在图示方框位置选择 IO planning:



在下方区的选项卡中选中 I/O ports,并在对应的信号后,输入对应的 FPGA 管脚标号(或将信号拖拽到右上方 Package 图中对应的管脚上),并指定 I/O Std。具体的 FPGA 约束管脚和 IO 电平标准,可参考对应板卡的硬件手册。





本次实验用到的对应管脚及IO电平标准如下:

```
对应的管脚是 W23 ;
                             I/O Std为 LVCMOS33
    led[7]
           对应的管脚是 AB26:
                             I/O Std为 LVCMOS33
3
    led[6]
           对应的管脚是 Y25
                             I/O Std为 LVCMOS33
4
    led[5]
                          .
5
           对应的管脚是 AA23;
    led[4]
                             I/O Std为 LVCMOS33
           对应的管脚是 Y23
6
    led[3]
                          1
           对应的管脚是 Y22
    led[2]
           对应的管脚是 AE21:
8
    led[1]
           对应的管脚是 AF24:
9
    led[0]
                             I/O Std为 LVCMOS33
10
    clock p 对应的管脚是 AC18;
                             I/O Std为 LVDS
11
           对应的管脚是 W13 : I/O Std为 LVCMOS18
```

全部管脚锁定及 I/O Std 指定后,点击左上方工具栏中的保存按钮,弹出对话框提示新建约束文件,可输入 lab01 xdc,并点击 OK

	标题	文档编号	版本	页
——— _{上海交通大学} ——— 计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	20 of 30
	作者	修改日期		/L
Dept. of Computer Science & Engineering	CETC	03/21/2019		公廾

02) 第二种方法是创建约束文件。打开Add Sources对话框,如图 选择第一项:

2

3

4

5

6

8

9

10

11 12

13

14

15

16 17

18 19 20

21

2223


24

25

26

27

35





在 Sources 区双击打开新建好的空的约束文件,并按照规则输入符合的相应的 FPGA 管脚约束信息和电平标准的约束语句:

```
set property PACKAGE PIN W23 [get ports {led[7]}]
set property PACKAGE PIN AB26 [get ports {led[6]}]
set property PACKAGE PIN Y25 [get ports {led[5]}]
set property PACKAGE PIN AA23 [get_ports {led[4]}]
set_property PACKAGE_PIN Y23 [get_ports {led[3]}]
set property PACKAGE PIN Y22 [get ports {led[2]}]
set property PACKAGE_PIN AE21 [get_ports {led[1]}]
set property PACKAGE PIN AF24 [get ports {led[0]}]
set property PACKAGE PIN AC18 [get ports clock p]
set property PACKAGE PIN W13 [get ports reset]
set property IOSTANDARD LVCMOS33 [get ports {led[7]}]
set property IOSTANDARD LVCMOS33 [get_ports {led[6]}]
set property IOSTANDARD LVCMOS33 [get ports {led[5]}]
set property IOSTANDARD LVCMOS33 [get ports {led[4]}]
set property IOSTANDARD LVCMOS33 [get ports {led[3]}]
set property IOSTANDARD LVCMOS33 [get ports {led[2]}]
set property IOSTANDARD LVCMOS33 [get ports {led[1]}]
set property IOSTANDARD LVCMOS33 [get ports {led[0]}]
set property IOSTANDARD LVDS [get_ports clock_n]
set property IOSTANDARD LVCMOS18 [get ports reset]
```

2

3

4 5

6

8

9

10

16

17 18

19

22

23

25

26

29

30

31

32

33

36

37


39

40


41

	标题	文档编号	版本	页
—————————————————————————————————————	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	22 of 30
	作者	修改日期		1
	CETC	03/21/2019		公升

1) 在 Flow Navigator 中点击 Program and Debug 下的 Generate Bitstream 选 项,系统会自动完成综合、实现、生成FPGA配置文件(bit文件)。如 出现以下框,点Yes




接下来的框,点击 OK




	标题	文档编号	版本	页
—————————————————————————————————————	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	23 of 30
レーチャルイキチーシューイ生元 Dept. of Computer Science & Engineering	作者	修改日期		41
	CETC	03/21/2019		公廾

Bitstream生成后,可点击 Open Implemented Design 来查看实现的结果,也可点击Cancel退出,也可选第三项直接去"烧写"(即生成电路的配置文件)




接下来点击 Yes 或 No






图一(电源接口JTAG插口电源开关)




图二 (led 灯 拨码开关 rest 按钮)

	标题	文档编号	版本	页
—————————————————————————————————————	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	25 of 30
	作者	修改日期		41 -
	CETC	03/21/2019		公升


3) 点击 Flow Navigator 中 Open Hardware Manager 一项,进入硬件编程管理界面:



	标题	文档编号	版本	页
——— _{上海交通大学} ——— 计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	26 of 30
	作者	修改日期		*
Dept. of Computer Science & Engineering	CETC	03/21/2019		公升



5) 在弹出的对话框中,系统会自动加载本工程生成的比特流文件,点击Program对FPGA 芯片进行编程



6) 观察实验板(可称主板)上那块子板 led 的实验结果,看 8 位流水灯显示是否预期。

	标题	文档编号	版本	页
——— _{上海交通大学} ——— 计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	27 of 30
	作者	修改日期		/ TT
Dept. of Computer Science & Engineering	CETC	03/21/2019		公分

Copyright © 2020 SJTU Department of Computer Science & Engineering. All rights reserved.

2.7 **主板 16 位 LED 流水灯的实现** (暂无法选做)

2 3

4

5 6

7

8

9

41

SWORD 实验平台提供了 4 种 GPIO 接口: 4X4 按键矩阵、16 位滑动开关、16 位 LED、8 位 7 段数码管。其中为了节省 I/O, 仅 16 位的滑动开关采用了和 FPGA 直连的方式, 而 16 位 LED 和 8 位 7 段数码管采用了 SN74LV164 移位寄存器进行串行转并行的处理。

在原工程中的 flowing light.v 模块文件和 lab01 xdc.xdc 约束文件里加入串行转并行机制(实 验室提供 parallel2serial 软核)并相应地添加代码行 就可实现。

```
模块文件修改如下:
         module flowing light(
10
            input clock p,
            input clock n,
12
            input reset,
13
            output [7:0] led,
14
            output LED_CLK, //为实现主板 16 位 led 流水而新增
                                                                output LED DO, //新增
15
            output LED CLR //新增
16
         );
17
           reg [23:0] cnt reg;
18
           reg [7:0] light reg;
19
           reg [15:0] light reg2;//新增
21
           IBUFGDS IBUFGDS inst (
22
              .O(CLK i),
23
              .I(clock p),
24
              .IB(clock n)
25
26
            always @ (posedge CLK_i)
27
                begin
28
                       if (!reset) //板上复位按钮按下是底电平
29
                              cnt reg <= 0;
30
                      cnt reg <= cnt reg + 1;
31
                end
32
            always @
                      (posedge CLK i )
33
                begin
                      if (!reset)
34
                      begin//新增
35
                             light_reg <= 8'h01;
36
                             light reg2<=16'b01;//新增
37
                      end //新增
                      else if (cnt reg == 24'hffffff)
38
                           begin
39
                               light_reg2<={light_reg2[14:0],light_reg2[15]};//新增
40
                               if (light_reg == 8'h80)
                                  light reg <= 8'h01;
42
                            else
                                  light reg <= light reg << 1;
                            end
```

assign led = light reg;

	标题	文档编号	版本	页
计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	28 of 30
	作者	修改日期		41
Dept. of Computer Science & Engineering	CETC	03/21/2019		公升

```
//以下所有语句为实现主板16位1ed流水而新增
  wire led clr;
           LED CLR=~led clr;
  assign
  reg [23:0] clkcnt;
  always@(posedge CLK i)
       clkcnt<=clkcnt+1;
  parallel2serial #(
        .P CLK FREQ(200),
        .S CLK FREQ(20),
        .DATA BITS (16),
        .CODE ENDIAN(1))
     P2S LED (
        .clk(CLK i),
        .rst(~reset),
        .data(light_reg2),
        .start((clkcnt==24'b0)?1'b1:1'b0),
        .busy(),
        .finish(),
        .s_clk(LED_CLK),
        .s clr(led clr),
        .s dat(LED DO));
endmodule
```

3

5

6

8

9

10

12

13

14

15

16

17

18

19 20

21

2223

24

25

26

27

28

29

30

31

32

33

34 35

36

37

38


39

40

41


42

2) flowing_light.v 调用了 parallel2serial.v 这个 IP 内核,需添加该模块(我们将之已封装成 网表文件,parallel2serial.edif 和仅含端口的 parallel2serial.v 这两个文件对应原来的 parallel2serial 的 IP 内核文件,如下图圈 3 处)到工程中



	标题	文档编号	版本	页
——— _{上海交通大学} ——— 计算机科学与工程系	计算机系统结构实验指导书 LAB1	CSE-COA-LAB-001	0.5	29 of 30
	作者	修改日期		*
Dept. of Computer Science & Engineering	CETC	03/21/2019		公升

Copyright © 2020 SJTU Department of Computer Science & Engineering. All rights reserved.



3) 如下添加管脚约束文件:

```
#16leds (以下为 16 个 led 的约束)
```

```
set property PACKAGE PIN N26 [get ports LED CLK]
```

set property PACKAGE PIN M26 [get ports LED DO]

set property IOSTANDARD LVCMOS33 [get ports LED CLK]

set_property IOSTANDARD LVCMOS33 [get_ports LED_CLR]

set property IOSTANDARD LVCMOS33 [get ports LED DO]

4) 同样: 生成 bit 文件、下载验证,观察 16 个 1ed 灯亮变化的运行规律是否符合预期