

ANX-PR/CL/001-01

GUÍA DE APRENDIZAJE

ASIGNATURA

93000834 - Ingenieria De Sistemas Con Procesadores

PLAN DE ESTUDIOS

09AQ - Master Universitario En Ingenieria De Telecomunicacion

CURSO ACADÉMICO Y SEMESTRE

2025/26 - Segundo semestre

Índice

Guía de Aprendizaje

1. Datos descriptivos.....	1
2. Profesorado.....	1
3. Conocimientos previos recomendados.....	2
4. Competencias y resultados de aprendizaje.....	2
5. Descripción de la asignatura y temario.....	3
6. Cronograma.....	5
7. Actividades y criterios de evaluación.....	8
8. Recursos didácticos.....	10
9. Otra información.....	11

1. Datos descriptivos

1.1. Datos de la asignatura

Nombre de la asignatura	93000834 - Ingenieria de Sistemas con Procesadores
No de créditos	6 ECTS
Carácter	Optativa
Curso	Segundo curso
Semestre	Cuarto semestre
Período de impartición	Febrero-Junio
Idioma de impartición	Inglés/Castellano
Titulación	09AQ - Master Universitario en Ingenieria de Telecomunicacion
Centro responsable de la titulación	09 - E.T.S. De Ingenieros De Telecomunicacion
Curso académico	2025-26

2. Profesorado

2.1. Profesorado implicado en la docencia

Nombre	Despacho	Correo electrónico	Horario de tutorías *
Roman Cardenas Rodriguez	B-305	r.cardenas@upm.es	X - 14:00 - 15:00
Pedro Jose Malagon Marzo (Coordinador/a)	B-113	pedro.malagon.marzo@upm.es	X - 13:00 - 14:00

* Las horas de tutoría son orientativas y pueden sufrir modificaciones. Se deberá confirmar los horarios de tutorías con el profesorado.

3. Conocimientos previos recomendados

3.1. Asignaturas previas que se recomienda haber cursado

El plan de estudios Master Universitario en Ingeniería de Telecomunicación no tiene definidas asignaturas previas recomendadas para esta asignatura.

3.2. Otros conocimientos previos recomendados para cursar la asignatura

- Basic programming skills
- Basic knowledge on embedded systems
- Basic knowledge on Processor Architecture
- Basic knowledge on Hardware Description Languages (HDL)
- Basic knowledge on GNU/Linux operating system

4. Competencias y resultados de aprendizaje

4.1. Competencias

CE11 - Conocimiento de los lenguajes de descripción hardware para circuitos de alta complejidad.

CE12 - Capacidad para utilizar dispositivos lógicos programables, así como para diseñar sistemas electrónicos avanzados, tanto analógicos como digitales. Capacidad para diseñar componentes de comunicaciones como por ejemplo encaminadores, conmutadores, concentradores, emisores y receptores en diferentes bandas.

CG4 - Que los estudiantes sepan comunicar sus conclusiones y los conocimientos y razones últimas que las sustentan a públicos especializados y no especializados de un modo claro y sin ambigüedades.

4.2. Resultados del aprendizaje

RA298 - To describe the design of systems based on microprocessor using block diagrams

RA301 - To design and develop input/output and peripherals of an advanced processor

RA299 - To implement and use software, memory addressing modes and instructions of advanced processors

RA302 - To design and implement new modules in FPGA using HDL

RA304 - To design and implement real world applications using hardware platforms based on advanced processors

RA300 - To specify the software design process for embedded system programming

RA297 - To understand the design of a CPU and the memory unit of an advanced microprocessor

RA296 - To analyse and define advanced processor architectures, coding and programming models

RA303 - To implement applications using a Real-Time operating system running on an advanced processor

5. Descripción de la asignatura y temario

5.1. Descripción de la asignatura

This course provides the required resources to design and develop complex embedded systems, as well as to improve the designs of these processor-based systems.

It allows the students to understand and use advanced design concepts in embedded systems using a programmable System-on-Chip: memory system, controllers, peripherals, operating systems, etc. In addition, it allows designing with restrictions such as consumption, cost, reliability or security.

5.2. Temario de la asignatura

1. Advanced Processors Architecture: ARM9 with programmable logic
2. Operating Systems: Linux
3. Peripherals and controllers: inserting, controlling, simulating and debugging AXI IP cores
4. Memory Systems: Interfacing memory and DMA
5. HLS: using C++ to generate IP cores

6. Cronograma

6.1. Cronograma de la asignatura *

Sem	Actividad tipo 1	Actividad tipo 2	Tele-enseñanza	Actividades de evaluación
1	Advanced Processor Architectures Duración: 02:00 LM: Actividad del tipo Lección Magistral	Tutorial 1: Microcontroller and IDE Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		
2	Operating Systems: Linux Duración: 02:00 LM: Actividad del tipo Lección Magistral	Tutorial 2: Linux in Embedded Systems Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		
3	Peripherals and controllers Duración: 01:30 LM: Actividad del tipo Lección Magistral	Tutorial 3: AXI Bus. Peripherals and debugging in FPGA-based SoC Duración: 02:30 PL: Actividad del tipo Prácticas de Laboratorio		
4	Operating Systems: Drivers in Linux Duración: 02:00 LM: Actividad del tipo Lección Magistral	Tutorial 4: Drivers in Linux in Embedded Systems Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		
5		Exercise 1: Web-based LED controller Duración: 04:00 PL: Actividad del tipo Prácticas de Laboratorio		
6	Memory Systems and Data Movement Duración: 02:00 LM: Actividad del tipo Lección Magistral	Tutorial 5: Memory Systems and data movement Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		
7		Exercise 2: Using DMA with AXI-Full and AXI-Stream Duración: 04:00 PL: Actividad del tipo Prácticas de Laboratorio		
8	Embedded Systems: profiling Duración: 01:00 LM: Actividad del tipo Lección Magistral HLS: hardware designed from C++ Duración: 01:30 LM: Actividad del tipo Lección Magistral	Tutorial 6: profiling Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		
9	HLS: integrating custom IP blocks in SoC Duración: 02:00 LM: Actividad del tipo Lección Magistral	Tutorial 7: development flow with HLS Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		

10		Exercise 3: LED Matrix Controller in HLS Duración: 04:00 PL: Actividad del tipo Prácticas de Laboratorio		
11	HLS: optimizing hardware designed from C++ for DSP Duración: 02:00 LM: Actividad del tipo Lección Magistral	Tutorial 8: Optimizing Pipelining and Dataflow in HLS Duración: 02:00 PL: Actividad del tipo Prácticas de Laboratorio		
12	Filtering Duración: 01:00 LM: Actividad del tipo Lección Magistral	Exercise 4: IIR filter and Energy calculation in HW and SW Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio		
13		Project: Integration of exercises Duración: 04:00 PL: Actividad del tipo Prácticas de Laboratorio		
14		Project: Integration of exercises Duración: 04:00 PL: Actividad del tipo Prácticas de Laboratorio		
15				
16				
17				Tutorial evaluation OT: Otras técnicas evaluativas Evaluación Progresiva y Global No presencial Duración: 00:00 Dissertation on tutorials and exercises EP: Técnica del tipo Examen de Prácticas Evaluación Progresiva y Global Presencial Duración: 00:30 Exercise 1 evaluation OT: Otras técnicas evaluativas Evaluación Progresiva y Global No presencial Duración: 00:00 Exercise 2 evaluation OT: Otras técnicas evaluativas Evaluación Progresiva y Global No presencial Duración: 00:00 Exercise 3 evaluation OT: Otras técnicas evaluativas Evaluación Progresiva y Global No presencial Duración: 00:00 Exercise 4 evaluation OT: Otras técnicas evaluativas Evaluación Progresiva y Global No presencial Duración: 00:00 Exercise integration

					OT: Otras técnicas evaluativas Evaluación Progresiva y Global No presencial Duración: 00:00
--	--	--	--	--	--

Para el cálculo de los valores totales, se estima que por cada crédito ECTS el alumno dedicará dependiendo del plan de estudios, entre 26 y 27 horas de trabajo presencial y no presencial.

7. Actividades y criterios de evaluación

7.1. Actividades de evaluación de la asignatura

7.1.1. Evaluación (progresiva)

Sem.	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
17	Tutorial evaluation	OT: Otras técnicas evaluativas	No Presencial	00:00	50%	/ 10	CE11 CE12
17	Dissertation on tutorials and exercises	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	10%	4 / 10	CG4
17	Exercise 1 evaluation	OT: Otras técnicas evaluativas	No Presencial	00:00	8%	/ 10	CE12
17	Exercise 2 evaluation	OT: Otras técnicas evaluativas	No Presencial	00:00	8%	/ 10	CE12
17	Exercise 3 evaluation	OT: Otras técnicas evaluativas	No Presencial	00:00	8%	/ 10	CE11
17	Exercise 4 evaluation	OT: Otras técnicas evaluativas	No Presencial	00:00	8%	/ 10	CE11 CE12
17	Exercise integration	OT: Otras técnicas evaluativas	No Presencial	00:00	8%	/ 10	CE11 CE12

7.1.2. Prueba evaluación global

Sem	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
17	Tutorial evaluation	OT: Otras técnicas evaluativas	No Presencial	00:00	50%	/ 10	CE11 CE12
17	Dissertation on tutorials and exercises	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	10%	4 / 10	CG4

17	Exercise 1 evaluation	OT: Otras técnicas evaluativas	No Presencial	00:00	8%	/ 10	CE12
17	Exercise 2 evaluation	OT: Otras técnicas evaluativas	No Presencial	00:00	8%	/ 10	CE12
17	Exercise 3 evaluation	OT: Otras técnicas evaluativas	No Presencial	00:00	8%	/ 10	CE11
17	Exercise 4 evaluation	OT: Otras técnicas evaluativas	No Presencial	00:00	8%	/ 10	CE11 CE12
17	Exercise integration	OT: Otras técnicas evaluativas	No Presencial	00:00	8%	/ 10	CE11 CE12

7.1.3. Evaluación convocatoria extraordinaria

Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
Tutorial evaluation and dissertation	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	50%	5 / 10	CE11 CE12 CG4
Exercise evaluation and dissertation	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	50%	/ 10	CE11 CE12 CG4

7.2. Criterios de evaluación

The course is full of practical exercises. Some of them are very guided (tutorials) and some of them are not so guided, so the student must apply what has been learnt in the tutorials to the exercises.

The tutorials and exercises are interleaved along the semester.

Fully completing the tutorials represents 50% of the subject evaluation, and it would be enough to successfully complete the subject.

The tutorials are evaluated as they are finished and uploaded to a repository.

Students are free to complete the tutorials up to the exam date.

There are 4 exercises, each representing a 8% of the subject final grade (32% in total), and an integration exercise to build a project from the individual exercises, which also represent a 8%.

The exercises are evaluated as they are finished and uploaded to a repository.

Students are free to complete the exercises up to the exam date.

The exam consists on an oral dissertation (interview) on the tutorials and exercises, to check that the student has understood the basics of the subject (10%)

Alternatively, Students can propose a project to be implemented with similar characteristics of what it is seen, using a Zynq-based or equivalent platform, with software running on the embedded processor, HLS based components and the use of AXI buses to interconnect them.

The project must be previously approved by the teacher. In this case, the project would represent 100% of the final grade with a final dissertation (interview) on the project.

8. Recursos didácticos

8.1. Recursos didácticos de la asignatura

Nombre	Tipo	Observaciones
Web pages	Recursos web	Scientific papers and relevant industry documentation linked in the moodle web page of this course
Main Book	Bibliografía	Pong P. Chu, "RTL hardware design using VHDL", John Wiley & Sons, 2006
Complementary Book	Bibliografía	Tammy Noergaard, "Embedded Systems Architecture: A Comprehensive Guide for Engineers and Programmers", 2nd edition, Newnes, 2013

9. Otra información

9.1. Otra información sobre la asignatura

The course uses the platform Zybo and the Vivado HLx Design Suite, which enables to reuse the platform to implement complex HW/SW systems, updating the system to increase lifecycle of HW platforms using reconfigurable systems

The students select the topic of the project. In order to offer them relevant topics, the course introduces the following SDG (Sustainable Development Goals):

9.4 By 2030, upgrade infrastructure and retrofit industries to make them sustainable, with increased resource-use efficiency and greater adoption of clean and environmentally sound technologies and industrial processes, with all countries taking action in accordance with their respective capabilities