

ANX-PR/CL/001-01

GUÍA DE APRENDIZAJE

ASIGNATURA

95000018 - Electronica Digital

PLAN DE ESTUDIOS

09TT - Grado En Ingenieria De Tecnologias Y Servicios De Telecomunicacion

CURSO ACADÉMICO Y SEMESTRE

2025/26 - Primer semestre

Índice

Guía de Aprendizaje

1. Datos descriptivos.....	1
2. Profesorado.....	1
3. Conocimientos previos recomendados.....	2
4. Competencias y resultados de aprendizaje.....	3
5. Descripción de la asignatura y temario.....	4
6. Cronograma.....	8
7. Actividades y criterios de evaluación.....	10
8. Recursos didácticos.....	14
9. Otra información.....	15

1. Datos descriptivos

1.1. Datos de la asignatura

Nombre de la asignatura	95000018 - Electronica Digital
No de créditos	3 ECTS
Carácter	Obligatoria
Curso	Segundo curso
Semestre	Tercer semestre
Período de impartición	Septiembre-Enero
Idioma de impartición	Inglés/Castellano
Titulación	09TT - Grado en Ingenieria de Tecnologias y Servicios de Telecomunicacion
Centro responsable de la titulación	09 - E.T.S. De Ingenieros De Telecomunicacion
Curso académico	2025-26

2. Profesorado

2.1. Profesorado implicado en la docencia

Nombre	Despacho	Correo electrónico	Horario de tutorías *
Miguel Angel Sanchez Garcia (Coordinador/a)	B-107	miguelangel.sanchez@upm.es	Sin horario. Se anunciarán al principio del semestre
Pablo Ituero Herrero	C-226	pablo.ituero@upm.es	Sin horario. Se anunciarán al principio del semestre

Octavio Nieto-Taladriz Garcia	C-228	octavio.nieto- taladriz@upm.es	Sin horario. Se anunciarán al principio del semestre
Amadeo De Gracia Herranz	C-229	amadeo.degracia@upm.es	Sin horario. Se anunciarán al principio del semestre
Mario Garrido Galvez	B-113	mario.garrido@upm.es	Sin horario. Se anunciarán al principio del semestre

* Las horas de tutoría son orientativas y pueden sufrir modificaciones. Se deberá confirmar los horarios de tutorías con el profesorado.

3. Conocimientos previos recomendados

3.1. Asignaturas previas que se recomienda haber cursado

- Introduccion A La Electronica

3.2. Otros conocimientos previos recomendados para cursar la asignatura

El plan de estudios Grado en Ingenieria de Tecnologias y Servicios de Telecomunicacion no tiene definidos otros conocimientos previos para esta asignatura.

4. Competencias y resultados de aprendizaje

4.1. Competencias

CECT10 - Conocimiento y aplicación de los fundamentos de lenguajes de descripción de dispositivos de hardware

CECT9 - Capacidad de análisis y diseño de circuitos combinacionales y secuenciales, síncronos y asíncronos, y de utilización de microprocesadores y circuitos integrados

CG1 - Que los estudiantes hayan demostrado poseer y comprender conocimientos en un área de estudio que parte de la base de la educación secundaria general, y se suele encontrar a un nivel que, si bien se apoya en libros de texto avanzados, incluye también algunos aspectos que implican conocimientos procedentes de la vanguardia de su campo de estudio

CG12 - Organización y planificación

CG2 - Que los estudiantes sepan aplicar sus conocimientos a su trabajo o vocación de una forma profesional y posean las competencias que suelen demostrarse por medio de la elaboración y defensa de argumentos y la resolución de problemas dentro de su área de estudio

CG5 - Que los estudiantes hayan desarrollado aquellas habilidades de aprendizaje necesarias para emprender estudios posteriores con un alto grado de autonomía

CG9 - Uso de Tecnologías de la Información y de las Comunicaciones

4.2. Resultados del aprendizaje

RA1 - Capacidad de analizar y diseñar circuitos electrónicos, tanto analógicos como digitales.

RA13 - Capacidad de uso de lenguajes de descripción hardware.

RA104 - Adquirir los conceptos fundamentales de la codificación de información utilizando diferentes sistemas de numeración

RA102 - Conocer y dominar el Algebra de Boole así como herramientas para la simplificación de funciones lógicas.

RA5 - Conocimiento de los lenguajes de descripción hardware.

RA103 - Ser capaz de aplicar los conocimientos adquiridos sobre circuitos combinacionales y secuenciales para el diseño de autómatas de estados finitos.

5. Descripción de la asignatura y temario

5.1. Descripción de la asignatura

El principal objetivo de esta asignatura es la obtención de un nivel básico de conocimientos en Electrónica Digital y sentar las bases para poder realizar el análisis y diseño de circuitos electrónicos digitales complejos. Esta formación se completará en asignaturas de cursos posteriores como son: Circuitos Electrónicos, Sistemas Digitales I y II, Ingeniería de Sistemas Electrónicos, Arquitectura de Procesadores y Diseño de Sistemas Electrónicos Digitales. La evolución más relevante de la Electrónica Digital durante los últimos años ha sido en el grado de complejidad de los sistemas que con ella se realizan, pasando de componentes sencillos a la realización de sistemas completos. Para abordar el problema de la elevada complejidad se ha optado por realizar un enfoque en el que se definen nuevos niveles de abstracción sobre el clásico nivel lógico, como el RTL y el funcional. En el planteamiento del programa de la asignatura se parte con una introducción de los niveles eléctrico y lógico para centrar a continuación el mayor peso de la asignatura en los niveles estructural y funcional, para lo que se introduce el lenguaje de descripción hardware VHDL. Por último, se introduce el modelo de diseño de sistemas electrónicos basados en máquinas de estados finitos (FSM), así como la implementación de los mismos.

The main objective of this course is to obtain a basic level of knowledge in Digital Electronics and to lay the foundations for the analysis and design of complex digital electronic circuits. This knowledge will be completed in subjects of subsequent years: Electronic Circuits (Circuitos Electrónicos), Digital Systems I and II (Sistemas Digitales I y II), Electronic Systems Engineering (Ingeniería de Sistemas Electrónicos), Processor Architecture (Arquitectura de procesadores) and Design of Digital Electronic Systems (Diseño de Sistemas Electrónicos Digitales). The most relevant evolution of Digital Electronics during the last years has been in the degree of complexity of the systems that are constructed with it, going from simple components to the realization of complete systems. To address the problem of high complexity we take an approach that defines new abstraction levels on top of the classic logical level, such as RTL and functional. Concerning the program of the course we start from an introduction of the electrical and logical levels to center, next, the greater weight of the course in the structural and functional levels, for which the hardware description language VHDL is introduced. Finally, the course introduces the design model of electronic systems based on finite state machines (FSM), as well as their implementation.

1. Information Coding

1.1. Digital Electronics Introduction

1.2. Digital abstraction (analog vs. digital)

1.3. Numbering systems

1.4. Negative and decimal numbers representation

1.5. Boolean algebra. Axioms

1.6. Basic operators. Truth Table

1.7. Simple and complex logic gates

1.8. Karnaugh Maps

2. Programmable Logic Devices (VHDL)

2.1. Introduction to programmable logic devices and hardware description languages (VHDL)

2.2. VHDL code structure

2.3. Basic syntax

3. Combinational Circuits

3.1. Functional block: Multiplexers.

3.2. Functional block: Encoders and Decoders

3.3. Functional block: Comparators

3.4. Functional block: Adders

3.5. Non-volatile memories functionality

4. Sequential Circuits

4.1. Bistable elements

4.2. Timing in sequential circuits

4.3. Registers

4.4. Counters

4.5. Shift Registers

5. Design with finite state machines

5.1. Moore and Mealy Machines Design

5.2. Implementation in VHDL

5.3 State Transition Table

5.2. Temario de la asignatura

1. Codificación de la Información

1.1. Introducción Electrónica Digital

1.2. Abstracción digital (analógico vs. digital)

1.3. Sistemas de numeración

1.4. Representación números negativos y decimales

1.5. Álgebra de Boole. Axiomas

1.6. Operadores básicos. Tabla de Verdad

1.7. Puertas Lógicas simples y complejas

1.8. Mapas de Karnaugh

2. Dispositivos de Lógica Programable (VHDL)

2.1. Introducción a los dispositivos lógicos programables y a los lenguajes de descripción hardware (VHDL)

2.2. Estructura código VHDL

2.3. Sintaxis básica

3. Circuitos Combinacionales

- 3.1. Bloque funcional: Multiplexores.
- 3.2. Bloque funcional: Codificadores y Decodificadores
- 3.3. Bloque funcional: Comparadores
- 3.4. Bloque funcional: Sumadores
- 3.5. Funcionalidad de Memorias no volátiles
- 4. Circuitos Secuenciales
 - 4.1. Elementos biestables
 - 4.2. Temporización en circuitos secuenciales
 - 4.3. Registros de Almacenamiento
 - 4.4. Contadores
 - 4.5. Registros de Desplazamiento
- 5. Diseño con máquinas de estados finitos
 - 5.1. Diseño de Máquinas Moore y Mealy .
 - 5.2. Implementación en VHDL
 - 5.3. Tabla de transiciones autómatas .

6. Cronograma

6.1. Cronograma de la asignatura *

Sem	Actividad tipo 1	Actividad tipo 2	Tele-enseñanza	Actividades de evaluación
1	Apartados 1.1, 1.2, 1.3 y 1.4 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
2	Apartados 1.5, 1.6, 1.7 y 1.8 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
3	Apartados 2.1 y 2.2 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
4	Apartados 2.2 y 2.3 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
5	Apartados 3.1 y 3.2 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
6	Apartados 3.3 y 3.4 Duración: 02:00 PR: Actividad del tipo Clase de Problemas			Entrega práctica 1 VHDL ET: Técnica del tipo Prueba Telemática Evaluación Progresiva y Global No presencial Duración: 00:00
7	Ejemplos y resolución Problemas Tema 3 Duración: 02:00 PR: Actividad del tipo Clase de Problemas			
8	Apartados 4.1 y 4.2 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
9	Ejemplos y resolución Problemas Tema 4 Duración: 02:00 PR: Actividad del tipo Clase de Problemas			
10	Apartados 4.3, 4.4 y 4.5 Duración: 02:00 LM: Actividad del tipo Lección Magistral			Entrega práctica 2 VHDL ET: Técnica del tipo Prueba Telemática Evaluación Progresiva y Global No presencial Duración: 00:00
11	VHDL en circuitos secuenciales Duración: 02:00 LM: Actividad del tipo Lección Magistral			
12	Apartados 5.2 y 5.2 Duración: 02:00 LM: Actividad del tipo Lección Magistral			Entrega práctica 3 VHDL ET: Técnica del tipo Prueba Telemática Evaluación Progresiva y Global No presencial Duración: 00:00

13	Apartado 5.3 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
14	Ejemplos y resolución problemas de autómatas Duración: 02:00 PR: Actividad del tipo Clase de Problemas			Entrega práctica 4 VHDL ET: Técnica del tipo Prueba Telemática Evaluación Progresiva y Global No presencial Duración: 00:00
15				
16				
17				Prueba escrita de Evaluación EX: Técnica del tipo Examen Escrito Evaluación Progresiva Presencial Duración: 03:00 Examen Final EX: Técnica del tipo Examen Escrito Evaluación Global Presencial Duración: 03:00

Para el cálculo de los valores totales, se estima que por cada crédito ECTS el alumno dedicará dependiendo del plan de estudios, entre 26 y 27 horas de trabajo presencial y no presencial.

7. Actividades y criterios de evaluación

7.1. Actividades de evaluación de la asignatura

7.1.1. Evaluación (progresiva)

Sem.	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
6	Entrega práctica 1 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
10	Entrega práctica 2 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
12	Entrega práctica 3 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
14	Entrega práctica 4 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
17	Prueba escrita de Evaluación	EX: Técnica del tipo Examen Escrito	Presencial	03:00	80%	4.5 / 10	CG9 CG12 CECT9 CECT10 CG1 CG2 CG5

7.1.2. Prueba evaluación global

Sem	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
6	Entrega práctica 1 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
10	Entrega práctica 2 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10

12	Entrega práctica 3 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
14	Entrega práctica 4 VHDL	ET: Técnica del tipo Prueba Telemática	No Presencial	00:00	5%	/ 10	CECT9 CECT10
17	Examen Final	EX: Técnica del tipo Examen Escrito	Presencial	03:00	80%	4.5 / 10	CG9 CG12 CECT9 CECT10 CG1 CG2 CG5

7.1.3. Evaluación convocatoria extraordinaria

Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
Entrega práctica 5 VHDL	ET: Técnica del tipo Prueba Telemática	Presencial	00:00	10%	/ 10	CECT10
Entrega práctica 6 VHDL	ET: Técnica del tipo Prueba Telemática	Presencial	00:00	10%	/ 10	CECT10
Examen final	EX: Técnica del tipo Examen Escrito	Presencial	00:00	80%	4.5 / 10	CG9 CG12 CECT9 CECT10 CG1 CG2 CG5

7.2. Criterios de evaluación

La evaluación comprobará si los estudiantes han adquirido las competencias de la asignatura. Por tanto, la evaluación mediante prueba final usará los mismos tipos de técnicas evaluativas que se usan en la evaluación progresiva y se realizarán en las fechas y horas de evaluación final aprobadas por la Junta de Escuela para el presente curso y semestre, salvo aquellas actividades de evaluación de resultados del aprendizaje de difícil calificación en una prueba final. En este caso, se podrán realizar dichas actividades de evaluación a lo largo del curso.

Las pruebas-prácticas de entregas de ejercicios de VHDL están asociadas a competencias que solamente pueden evaluarse durante el curso, al ser necesario emplear la instrumentación del laboratorio para evaluarlas. Por tanto estas pruebas son obligatorias y NO RECUPERABLES.

La nota final de la evaluación, tanto progresiva como global, se obtendrá mediante suma de las calificaciones correspondientes a las siguientes actividades de evaluación:

- Resolución y entrega de ejercicios prácticos de VHDL (actividad obligatoria NO RECUPERABLE): representará un 20% de la nota final.
- 1 prueba de evaluación escrita que representará un 80% de la nota final. La nota mínima de esta prueba es de un 4.5/10.

La **detección de una copia** en alguna de las entregas de VHDL supone una evaluación de 0 en toda la parte de ejercicios prácticos.

La evaluación en la convocatoria extraordinaria se realizará mediante la entrega de prácticas y evaluación escrita de la misma forma y con los mismo requisitos que en la convocatoria ordinaria. Los ejercicios prácticos se entregarán con unas tareas habilitadas en el Aula Virtual.

The evaluation will check if the students have acquired the competences of the subject. Therefore, the evaluation by means of final test will use the same types of evaluative techniques used in the progressive evaluation and will be carried out on the dates and times of final evaluation approved by the School Board for the current course and semester, except for those activities of evaluation of learning outcomes that are difficult to grade in a final test. In this case, such evaluation activities may be carried out throughout the course.

The practical tests of VHDL exercises are associated to competences that can only be evaluated during the course, since it is necessary to use the laboratory instrumentation to evaluate them. Therefore these tests are NOT RECOVERABLE.

The final grade of the evaluation, both progressive and global, will be obtained by adding the grades corresponding to the following evaluation activities:

- Resolution and submission of practical exercises of VHDL (mandatory activity NOT RECOVERABLE): it will represent 20% of the final grade.
- 1 written evaluation exam that will represent 80% of the final grade. The minimum grade for this test is 4.5/10.

The **detection of a copy** in any of the VHDL submissions means an evaluation of 0 in the whole part of practical exercises.

The evaluation in the extraordinary call will be carried out by means of the submission of practical VHDL exercises and one written evaluation in the same way and with the same requirements as in the ordinary call. The practical exercises will be submitted via the Virtual Classroom.

8. Recursos didácticos

8.1. Recursos didácticos de la asignatura

Nombre	Tipo	Observaciones
"Digital Design (Principles and practices)", 4ª edición, John F. Wakerly, Prentice Hall. 2006.	Bibliografía	Libro de texto (referencia)
"Digital Fundamentals", (9ª Edición), Thomas L. Floyd, Prentice Hall, 2006	Bibliografía	Libro de texto (referencia)
Problemas Resueltos de Electrónica Digital, Javier García Zubía, Thomson, 2003	Bibliografía	Libro de problemas
Aula Virtual de la Asignatura (Plataforma Moodle)	Recursos web	Plataforma moodle.upm.es
"Digital Design and Computer Architecture", 2nd Edition, Harris&Harris, Morgan Kaufmann, 2013	Bibliografía	Libro de texto principal de la asignatura
"Digital Design and Computer Architecture ARM edition", 1st edition, Harris&Harris, Morgan Kaufmann, 2015	Bibliografía	Libro de texto (referencia)

9. Otra información

9.1. Otra información sobre la asignatura

La planificación anterior de 14 semanas se adaptará al calendario real del semestre considerando que habrá 13 semanas de clase y que la semana 14 se impartirá a lo largo del curso en horarios específicos de acuerdo con las indicaciones de Jefatura de Estudios

Todo el material para las posibles actividades no-presenciales (tele-enseñanza) estará disponible en el Aula Virtual de la asignatura (plataforma Moodle). En caso de tener que realizar pruebas de evaluación no-presenciales, se utilizará preferentemente la aplicación Zoom como medio de comunicación durante la realización de la prueba.

Plan de actuación en caso de confinamiento forzado por la dirección de la Escuela o por las autoridades sanitarias:

- Las clases presenciales pasan a ser telemáticas, empleando metodologías similares al resto de clases telemáticas.
- Las evaluaciones pasan a .ser telemáticas

La asignatura de "Electrónica Digital" está estrechamente relacionada con el avance en las TIC y en la consecución de nuevas soluciones digitales a los problemas actuales de la sociedad. A través de la implementación estratégica de soluciones digitales, el sector TIC puede actuar como catalizador para ayudar a las naciones a resolver los retos sociales, económicos y ambientales críticos propuestos en los objetivos ODS.

En este sentido, esta asignatura está particularmente ligada a los siguientes objetivos ODS:

- Objetivo 7: Energía asequible y no contaminante.
- Objetivo 9: Industria, innovación e infraestructura.
- Objetivo 11: Ciudades y comunidades sostenibles.
- Objetivo 17: Alianzas para lograr los objetivos.

