

ANX-PR/CL/001-01

GUÍA DE APRENDIZAJE

ASIGNATURA

95000060 - Diseño De Sistemas Electronicos Digitales..

PLAN DE ESTUDIOS

09TT - Grado En Ingenieria De Tecnologias Y Servicios De Telecomunicacion

CURSO ACADÉMICO Y SEMESTRE

2025/26 - Primer semestre

Índice

Guía de Aprendizaje

1. Datos descriptivos.....	1
2. Profesorado.....	1
3. Conocimientos previos recomendados.....	2
4. Competencias y resultados de aprendizaje.....	2
5. Descripción de la asignatura y temario.....	4
6. Cronograma.....	6
7. Actividades y criterios de evaluación.....	9
8. Recursos didácticos.....	14
9. Otra información.....	15

1. Datos descriptivos

1.1. Datos de la asignatura

Nombre de la asignatura	95000060 - Diseño de Sistemas Electronicos Digitales..
No de créditos	6 ECTS
Carácter	Optativa
Curso	Cuarto curso
Semestre	Séptimo semestre
Período de impartición	Septiembre-Enero
Idioma de impartición	Castellano
Titulación	09TT - Grado en Ingenieria de Tecnologias y Servicios de Telecomunicacion
Centro responsable de la titulación	09 - E.T.S. De Ingenieros De Telecomunicacion
Curso académico	2025-26

2. Profesorado

2.1. Profesorado implicado en la docencia

Nombre	Despacho	Correo electrónico	Horario de tutorías *
Pablo Ituero Herrero (Coordinador/a)	C-226	pablo.ituero@upm.es	L - 14:00 - 16:00 M - 14:00 - 16:00
Amadeo De Gracia Herranz		amadeo.degracia@upm.es	Sin horario.
Samuel Lopez Asuncion		samuel.lopez.asuncion@upm.es	Sin horario.

* Las horas de tutoría son orientativas y pueden sufrir modificaciones. Se deberá confirmar los horarios de tutorías con el profesorado.

3. Conocimientos previos recomendados

3.1. Asignaturas previas que se recomienda haber cursado

- Circuitos Electronicos
- Electronica Digital

3.2. Otros conocimientos previos recomendados para cursar la asignatura

- Inglés a nivel de comprensión técnica: lectura.

4. Competencias y resultados de aprendizaje

4.1. Competencias

CE-SE1 - Capacidad de construir, explotar y gestionar sistemas de captación, transporte, representación, procesado, almacenamiento, gestión y presentación de información multimedia, desde el punto de vista de los sistemas electrónicos

CE-SE3 - Capacidad de realizar la especificación, implementación, documentación y puesta a punto de equipos y sistemas, electrónicos, de instrumentación y de control, considerando tanto los aspectos técnicos como las normativas reguladoras correspondientes

CE-SE5 - Capacidad de diseñar circuitos de electrónica analógica y digital, de conversión analógico-digital y digital-analógica, de radiofrecuencia, de alimentación y conversión de energía eléctrica para aplicaciones de telecomunicación y computación

CE-SE7 - Capacidad para diseñar dispositivos de interfaz, captura de datos y almacenamiento, y terminales para servicios y sistemas de telecomunicación

CG10 - Creatividad

CG4 - Que los estudiantes puedan transmitir información, ideas, problemas y soluciones a un público tanto especializado como no especializado

CG7 - Trabajo en equipo

CG8 - Comunicación oral y escrita

CG9 - Uso de Tecnologías de la Información y de las Comunicaciones

4.2. Resultados del aprendizaje

RA500 - Ser capaz de emplear el lenguaje VHDL junto con las herramientas de desarrollo hardware disponibles para realizar la implementación práctica de sistemas digitales de diversa complejidad.

RA495 - Conocer el empleo de las técnicas de desarrollo hardware de sistemas digitales en un importante campo de aplicación, como es el del procesamiento de señales en tiempo real.

RA493 - Conocer las arquitecturas típicas de un sistema digital complejo, y en particular los conceptos fundamentales asociados a la técnica de segmentación o pipelining. Ser capaz de aplicarla para aumentar la frecuencia de funcionamiento de un sistema digital.

RA497 - Ser capaz de reutilizar, durante la especificación de un sistema, componentes previamente implementados, bien sean propios o realizados por terceros (cores), como pilar fundamental para la construcción de sistemas complejos.

RA492 - Conocer los conceptos relativos a la temporización de sistemas digitales, incluyendo fenómenos que aumentan su efecto cuando aquéllos se hacen más complejos y rápidos, así como sus implicaciones sobre el diseño síncrono.

RA71 - Conocimiento de las técnicas de diseño de circuitos electrónicos.

RA77 - Capacidad para diseñar dispositivos de interfaz, captura de datos y almacenamiento, y terminales para servicios y sistemas de telecomunicación.

RA75 - Capacidad de especificar, implementar, documentar y utilizar equipos y sistemas electrónicos.

RA70 - Conocimientos de dispositivos, circuitos, equipos y sistemas electrónicos.

RA498 - Ser capaz de describir en un testbench un plan de pruebas específico para comprobar la funcionalidad de un diseño digital, como también de aplicarlo con eficacia durante la depuración en simulación, tanto de comportamiento como posterior al rutado.

RA491 - Conocer las alternativas tecnológicas disponibles en la actualidad para la realización de sistemas electrónicos digitales y la metodología y herramientas que se emplean para el diseño y depuración de los mismos como sistemas de gran complejidad que son.

RA499 - Conocer las características del código sintetizable, comprender el concepto de inferencia que realiza la herramienta de síntesis y ser capaz de identificar y solucionar los errores más comunes que aparecen al escribir código VHDL, todo ello con el objetivo de obtener desarrollos funcionales eficazmente.

RA496 - Conocer un conjunto significativo de elementos del lenguaje VHDL. Especial relevancia tiene la descripción de máquinas de estados, por su importancia en el diseño de controladores.

5. Descripción de la asignatura y temario

5.1. Descripción de la asignatura

Esta asignatura abarca el diseño de sistemas digitales implementados sobre FPGAs poniendo el foco sobre las herramientas y flujo de trabajo profesionales, la automatización, la valoración de distintas alternativas arquitecturales y la toma de decisiones ingenieriles.

La asignatura está dividida a partes iguales entre horas de teoría y horas de laboratorio. La mitad correspondiente a la teoría cubre los siguientes temas:

1. **Introducción.** Incluye: Tecnologías de dispositivo: clasificación y comparación. Representación de sistemas. Niveles de abstracción. Tareas de desarrollo y automatización. Flujo de diseño. Xilinx Vivado. Nexys 4 A7.
2. **Fundamentos de VHDL.** Incluye: Visión global de los lenguajes de descripción hardware. Construcciones básicas del lenguaje VHDL. Asignaciones concurrentes de señales. Elementos secuenciales. Síntesis del código VHDL.
3. **Metodologías de diseño digital.** Incluye: Diseño de circuitos combinacionales. Diseño de circuitos secuenciales. Diseño de máquinas de estados finitos. Diseño de máquinas de estados finitos con ruta de datos asociada. Metodologías de diseño en el nivel arquitectural.
4. **Sincronización y temporización.** Incluye: Visión global de la red de distribución del reloj. Temporización con skew del reloj. Visión global de sistemas con varios dominios de reloj. Metaestabilidad y fallos de sincronización. Sincronizadores. Protocolos de handshaking. Transferencia de datos entre dominios del reloj. Transferencia mediante memorias compartidas. Directrices de síntesis.
5. **VHDL Avanzado.** Incluye: Diseño jerárquico. Diseño Paramétrico.

La mitad correspondiente a las prácticas se desarrolla en el laboratorio B-043, que está dotado de 20 puestos de trabajo con la herramienta Vivado Design Suite de Xilinx y una placa Nexys4DDR de Digilent que incluye una FPGA Artix7 de Xilinx. Del total de estas horas prácticas, la mitad consiste en una serie de tutoriales guiados de aprendizaje de uso de las herramientas y el lenguaje VHDL y la otra mitad corresponde a un proyecto de dificultad media, menos guiado, donde el alumnado ejercita sus capacidades creativas e ingenieriles. El trabajo del laboratorio se realiza preferiblemente en parejas.

5.2. Temario de la asignatura

1. Introducción
2. Fundamentos de VHDL
3. Metodologías de diseño digital
4. Sincronización y temporización
5. VHDL avanzado

6. Cronograma

6.1. Cronograma de la asignatura *

Sem	Actividad tipo 1	Actividad tipo 2	Tele-enseñanza	Actividades de evaluación
1	Tema 1 Duración: 02:00 LM: Actividad del tipo Lección Magistral Tema 1 Duración: 02:00 LM: Actividad del tipo Lección Magistral			
2	Tema 1 Duración: 01:30 LM: Actividad del tipo Lección Magistral Tema 2 Duración: 01:30 LM: Actividad del tipo Lección Magistral	Laboratorio Sesión 1 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		Actividad Obligatoria NR: Realización de las prácticas introductorias - Semanas 2-7 TG: Técnica del tipo Trabajo en Grupo Evaluación Progresiva Presencial Duración: 00:00 Actividad Obligatoria NR: Realización de las prácticas introductorias - Semanas 2-7 TG: Técnica del tipo Trabajo en Grupo Evaluación Global Presencial Duración: 00:00
3	Tema 2 Duración: 01:30 LM: Actividad del tipo Lección Magistral Tema 2 Duración: 01:30 LM: Actividad del tipo Lección Magistral	Laboratorio Sesión 2 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		
4	Tema 2 Duración: 01:30 LM: Actividad del tipo Lección Magistral Tema 2 Duración: 01:30 LM: Actividad del tipo Lección Magistral	Laboratorio Sesión 3 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		
5	Tema 3 Duración: 01:30 LM: Actividad del tipo Lección Magistral Tema 3 Duración: 01:30 LM: Actividad del tipo Lección Magistral	Laboratorio Sesión 4 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		

6	Tema 3 Duración: 01:30 LM: Actividad del tipo Lección Magistral Tema 3 Duración: 01:30 LM: Actividad del tipo Lección Magistral Primer parcial Duración: 01:30 LM: Actividad del tipo Lección Magistral	Laboratorio Sesión 5 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		Primer Parcial EX: Técnica del tipo Examen Escrito Evaluación Progresiva Presencial Duración: 00:00
7	Tema 3 Duración: 01:30 LM: Actividad del tipo Lección Magistral Tema 3 Duración: 01:30 LM: Actividad del tipo Lección Magistral	Laboratorio Sesión 6 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		
8	Tema 3 Duración: 01:30 LM: Actividad del tipo Lección Magistral Tema 4 Duración: 01:30 LM: Actividad del tipo Lección Magistral	Laboratorio Sesión 7 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		
9	Tema 4 Duración: 01:30 LM: Actividad del tipo Lección Magistral Tema 5 Duración: 01:30 LM: Actividad del tipo Lección Magistral	Laboratorio Sesión 8 Duración: 01:30 PL: Actividad del tipo Prácticas de Laboratorio		
10		Laboratorio Sesión 9 Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio		
11		Laboratorio Sesión 10 Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio		
12	Segundo Parcial Duración: 01:30 LM: Actividad del tipo Lección Magistral	Laboratorio Sesión 11 Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio		Segundo Parcial EX: Técnica del tipo Examen Escrito Evaluación Progresiva Presencial Duración: 00:00
13		Laboratorio Sesión 12 Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio		
14		Laboratorio Sesión 13 Duración: 03:00 PL: Actividad del tipo Prácticas de Laboratorio		

15				
16				
17				Examen Final EX: Técnica del tipo Examen Escrito Evaluación Global Presencial Duración: 03:00 Presentación Proyecto EP: Técnica del tipo Examen de Prácticas Evaluación Global Presencial Duración: 00:30 Presentación Proyecto EP: Técnica del tipo Examen de Prácticas Evaluación Progresiva Presencial Duración: 00:30

Para el cálculo de los valores totales, se estima que por cada crédito ECTS el alumno dedicará dependiendo del plan de estudios, entre 26 y 27 horas de trabajo presencial y no presencial.

7. Actividades y criterios de evaluación

7.1. Actividades de evaluación de la asignatura

7.1.1. Evaluación (progresiva)

Sem.	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
2	Actividad Obligatoria NR: Realización de las prácticas introductorias - Semanas 2-7	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:00	10%	0 / 10	CG7 CG9 CG8 CE-SE1 CE-SE3 CE-SE5 CE-SE7 CG4
6	Primer Parcial	EX: Técnica del tipo Examen Escrito	Presencial	00:00	20%	4 / 10	CG9 CG10 CE-SE1 CE-SE3 CE-SE5 CE-SE7
12	Segundo Parcial	EX: Técnica del tipo Examen Escrito	Presencial	00:00	20%	4 / 10	CG9 CG10 CE-SE1 CE-SE3 CE-SE5 CE-SE7
17	Presentación Proyecto	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	50%	5 / 10	CG7 CG9 CG10 CG8 CE-SE1 CE-SE3 CE-SE5 CE-SE7 CG4

7.1.2. Prueba evaluación global

Sem	Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
-----	-------------	-----------	------	----------	-----------------	-------------	------------------------

2	Actividad Obligatoria NR: Realización de las prácticas introductorias - Semanas 2-7	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:00	10%	0 / 10	CG7 CG9 CG10 CG8 CE-SE1 CE-SE3 CE-SE5 CE-SE7 CG4
17	Examen Final	EX: Técnica del tipo Examen Escrito	Presencial	03:00	40%	5 / 10	CG9 CE-SE1 CE-SE3 CE-SE5 CE-SE7
17	Presentación Proyecto	EP: Técnica del tipo Examen de Prácticas	Presencial	00:30	50%	5 / 10	CG7 CG9 CG10 CG8 CE-SE1 CE-SE3 CE-SE5 CE-SE7 CG4

7.1.3. Evaluación convocatoria extraordinaria

Descripción	Modalidad	Tipo	Duración	Peso en la nota	Nota mínima	Competencias evaluadas
Examen Final	EX: Técnica del tipo Examen Escrito	Presencial	03:00	40%	5 / 10	CG9 CE-SE1 CE-SE3 CE-SE5 CE-SE7
Presentación Proyecto	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:15	50%	5 / 10	CG7 CG9 CG10 CG8 CE-SE1 CE-SE3 CE-SE5 CE-SE7 CG4

Realización de las prácticas introductorias - Semanas 2-7	TG: Técnica del tipo Trabajo en Grupo	Presencial	00:00	10%	0 / 10	CG7 CG9 CG10 CG8 CE-SE1 CE-SE3 CE-SE5 CE-SE7 CG4
---	---------------------------------------	------------	-------	-----	--------	--

7.2. Criterios de evaluación

A. CONVOCATORIA ORDINARIA

En convocatoria ordinaria el alumnado puede optar por dos sistemas de evaluación:

- **Evaluación distribuida o progresiva.** Es el sistema prioritario y trata de lograr que el alumnado distribuya su esfuerzo de aprendizaje en el tiempo.
- **Prueba de evaluación global.** Este sistema permite superar la asignatura si no ha sido superada mediante el sistema de evaluación progresiva.

Ambos sistemas cuentan con unas **pruebas obligatorias** que no pueden recuperarse si no se han llevado a cabo en el periodo docente.

A continuación se describen las pruebas obligatorias y los dos sistemas de evaluación.

A.1 Pruebas obligatorias

Prácticas introductorias

Las primeras sesiones de laboratorio consisten en tutoriales para el aprendizaje de la plataforma de trabajo y el lenguaje VHDL. Estos tutoriales contienen ejercicios guiados junto con problemas de diseño que hay que entregar. La calificación de estas prácticas se hará mediante testbenches automatizados o demostraciones presenciales en el laboratorio de los problemas de diseño entregables. Las prácticas introductorias son obligatorias y no tienen

requerimiento de nota mínima. Las prácticas se realizarán y evaluarán preferiblemente por parejas.

El peso de esta prueba obligatoria en todos los sistemas de evaluación es del 10%.

A.1. Evaluación progresiva

Aparte de las pruebas obligatorias, la evaluación progresiva incluye un bloque de teoría y otro correspondiente al proyecto final.

Teoría

En la parte teórica la nota se obtendrá como suma de las calificaciones (sobre 10) correspondientes a las diferentes actividades de evaluación, según se indica a continuación:

teoría = 50% primer parcial + 50% segundo parcial

En ambos parciales se requiere una calificación mínima de 4.0 para poder compensar.

Proyecto

En las últimas sesiones de laboratorio se implementa un sistema electrónico digital de complejidad media. La calificación de este proyecto se realizará mediante exámenes por parejas en el laboratorio. En el proyecto se requiere una calificación mínima de 5.0 para poder compensar.

Calificación final para evaluación progresiva.

La calificación final de la asignatura se obtendrá a partir de los resultados descritos anteriormente mediante:

nota final = 40% teoría + 10% pruebas obligatorias + 50% proyecto

A.2. Prueba de evaluación global

Aparte de las pruebas obligatorias, la evaluación progresiva incluye un bloque de teoría y otro correspondiente al proyecto final.

Teoría

La calificación de teoría de los alumnos se otorgará en función de una única prueba a celebrar en la Convocatoria Oficial.

Proyecto

La realización del proyecto es obligatoria para todos los alumnos. La calificación se obtendrá mediante exámenes por parejas, como se ha descrito para el caso de evaluación continua.

Calificación final para prueba de evaluación global

La calificación final de la asignatura se obtendrá a partir de los resultados descritos anteriormente mediante:

nota final = 40% teoría + 10% pruebas obligatorias + 50% proyecto

Será obligatorio sacar más de 5.0 en el proyecto y la teoría por separado para compensar. En caso contrario, la asignatura se considerará no superada.

B. CONVOCATORIA EXTRAORDINARIA

La evaluación en la convocatoria extraordinaria se realizará exclusivamente a través del sistema de prueba de evaluación global

C. LIBERACIÓN DE BLOQUES

Tanto el bloque de teoría, como el bloque del proyecto, se pueden liberar de la convocatoria ordinaria a la extraordinaria siempre que se haya sacado más de 5.0.

D. NORMAS ADICIONALES DE EVALUACIÓN

Una calificación se considerará *aprobado* cuando su valor resulte mayor o igual que 5,0 (sobre 10).

Si en una de las actividades de evaluación se obtiene una calificación no compensable, la calificación final no podrá ser superior a 4.5.

Sólo aquellos estudiantes que no hayan realizado ninguna actividad de evaluación aparecerán como NO PRESENTADO. Habiendo realizado al menos una actividad de evaluación, el resto de actividades de evaluación no realizadas obtendrán una calificación de 0.

8. Recursos didácticos

8.1. Recursos didácticos de la asignatura

Nombre	Tipo	Observaciones
P.P. Chu; RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; Cambridge University Press, 2006	Bibliografía	Texto Principal
P.P. Chu; FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version; Wiley, 2008	Bibliografía	Texto de apoyo
H. Kaeslin: Digital Integrated Circuit Design: From VLSI Architectures to CMOS Fabrication; Cambridge University Press, 2008	Bibliografía	Texto Principal
http://moodle.upm.es/titulaciones/oficiales	Recursos web	Página web de la asignatura
https://reference.digilentinc.com/reference/programmable-logic/nexys-4-ddr/start	Recursos web	Página de referencia de la placa Nexys4DDR

9. Otra información

9.1. Otra información sobre la asignatura

La planificación anterior de 14 semanas se adaptará al calendario real del semestre considerando que habrá 13 semanas de clase y que la semana 14 se impartirá a lo largo del curso en horarios específicos de acuerdo con las indicaciones de Jefatura de Estudios.

La asignatura se relaciona con los siguientes ODS:

- 4.4 Aumentar el número de personas con las competencias profesionales y técnicas necesarias para acceder al empleo, al trabajo decente y al emprendimiento.
- 4.7 Asegurar que todos los estudiantes adquieran los conocimientos teóricos y prácticos necesarios para promover el desarrollo sostenible.
- 9.5 Aumentar la investigación científica y mejorar la capacidad tecnológica industrial.
- 17.7 Promover el desarrollo de tecnologías ecológicamente racionales y su transferencia, divulgación y difusión a los países en desarrollo en condiciones favorables.