



①

a)




67



Δεν υπάρχει περίπτωση να φτάσει ποτέ πάνω δεδομένα διατ. σε μορφή
στον επεξεργαστή ~~απαι~~ και στην cache μορφή και στην Main Memory. Συνεπώς
κάποιο από τις θέσεις της κρυφής μνήμης αποτελεί τους Main.

γ) Θα καταγράφει αν και τα νέα δεδομένα μόνο αν έχει εμπιστευθεί η cache memory. Αν δεν έχει εμπιστευθεί, η DMA θα διαβάσει μια άλλη απευθείας από τη μνήμη ~~και θα~~ ελέγξει στην κρυφή και θα είναι λάθος. Η νέα τιμή θα υπάρχει μόνο στην cache.

14.3



shared Var.

(2)

a) Αρχικά η Main Memory έχει την τιμή 0.

Η CPU A στο βήμα i) διαβάζει την πρωτεύουσα κατάσταση ($\text{sharedVar} = 0$) και κάνει υπολογισμούς.

Στο βήμα ii) η CPU B θα διαβάσει ~~sharedVar~~ το νέο ~~sharedVar~~ που υπολογίσει η CPU A και θα το γράψει σε νέα θέση μνήμης cache.

Στο βήμα iv) που γίνεται η επικύρωση του $\text{sharedVar} = 11$ στη CPU A.

Οπότε σε η Main Memory πλέον θα γυρίσει στη sharedVar ισούται με 11.

αφαιρεί η CPU B θα έχει την παλιά τιμή. Για αυτό το λόγο στο

τελευταίο βήμα που η CPU B θα ξαναδιαβάσει την sharedVar θα κάνει

υπολογισμούς με την μη-εμπιστευμένη τιμή της. ~~θα πάρει η shared~~

Αν ήταν write-through τότε τα δεδομένα που θα γινόταν αλλαγών

τιμή της sharedVar θα εμπιστευόταν και η main memory. Συνεπώς

η CPU B δεν θα είχε πρόβλημα να διαβάσει και να κάνει

υπολογισμούς με την νέα τιμή.

β) Άρα η CPU B διαβάσει τον sharedVar από μη CPU A θα αλλάξει η

CPU A σε κατάσταση Shared και όχι σε M γιατί δεν θα είναι η

λατρεία μνήμη με το μοναδικό αντίγραφο. Άρα στον στο βήμα iv

η CPU επιστρέφει το $\text{sharedVar} = 11$ θα εμπιστευτεί το bus και

θα αλλάξει και η τιμή του sharedVar στην CPU B και στο

βήμα v θα έχει την σωστή τιμή για τους υπολογισμούς. Μετά θα γίνει σε κατάσταση Notified .

3

γ) Στην περίπτωση ~~MESI~~ ~~μπα~~ το ~~βήμα IV~~ ~~γυμίζω~~ σε ~~καμία~~ ~~α/μ~~ ~~καμία~~ ~~μνήμη~~ ~~δεν~~ ~~έχει~~ ~~κρυφή~~ ~~μνήμη~~ ~~άρα~~ ~~η~~ ~~CPU A~~ ~~επιδραστεί~~ ~~σε~~ ~~κατάσταση~~ ~~S~~ ~~και~~ ~~σαν~~ ~~η~~ ~~CPU B~~ ~~οφεί~~ ~~να~~ ~~διαβάσει~~ ~~της~~ ~~sharedVar~~ ~~οα~~ ~~διαβάσει~~ ~~τον~~ ~~αρχικό~~ ~~α/μ~~ ~~του~~ ~~sharedVar~~ ~~= 0~~

Στην περίπτωση ~~MESI~~ ~~εχουμε~~ ~~πάλι~~ ~~να~~ ~~παραδώ~~ ~~την~~ ~~περίπτωση~~ ~~και~~ ~~η~~ ~~κατάσταση~~ ~~S~~ ~~δηλώνει~~ ~~σε~~ ~~υπάρχει~~ ~~ευνόητο~~ ~~να~~ ~~οφεί~~ ~~να~~ ~~υπολογ~~ ~~α/μ~~ ~~μνήμη~~ ~~να~~ ~~διαβάσει~~ ~~τα~~ ~~περιεχόμενα~~ ~~της~~ ~~sharedVar~~ ~~άρα~~ ~~η~~ ~~α/μ~~ ~~της~~ ~~οα~~ ~~εμφανίζει~~ ~~και~~ ~~σαν~~ ~~η~~ ~~CPU B~~ ~~οα~~ ~~διαβάζει~~ ~~sharedVar = 11~~.

14.4

a) lw \$t0, 120(\$0)
 lw \$t1, 124(\$0)
 lw \$t2, 128(\$0)
 lw \$t3, 132(\$0)
 addi \$t2, \$t0, 2
 addi \$t3, \$t1, -1

b) lw \$t0, 120(\$0)
 lw \$t2, 128(\$0)
 addi \$t2, \$t0, 2
 lw \$t3, 132(\$0)
 lw \$t1, 124(\$0)
 addi \$t3, \$t3, -1

Επιτρέπεται η αναδιάρθρωση
 δαυ ο ~~t1~~, ~~t2~~ ~~δεν~~
 χρειάζεται να γίνει
 load πριν χρησιμοποιηθούν
 οπότε ο compiler γα
 να μην ~~χάσει~~ ~~μηνύματα~~
 οπότε ~~να~~ ~~είναι~~ ~~αδιαφορικό~~

~~lw \$t4, 0(\$t2)~~
~~addi \$t4, \$t0, 2~~
~~addi \$t3, \$t2, -1~~

γ) ~~εμφανισαν~~ ~~στην~~ ~~ίση~~ ~~μνήμη~~
 να ~~εμφανιστεί~~ ~~ο~~ ~~π/τ~~.

δεν μπορεί να γίνει instruction scheduling διότι
 δεν υπάρχει κάποια καθυστέρηση στους κύκλους ρολογιού
 Άρα ο ~~\$t4~~ ~~και~~ ~~\$t5~~ ~~έχουν~~ ~~την~~ ~~ίδια~~ ~~α/μ~~ ~~τότε~~ ~~οα~~ ~~δεν~~ ~~γίνονται~~
 εμφανισαν ~~και~~ ~~α/μ~~ ~~στην~~ ~~ίδια~~ ~~ίση~~ ~~μνήμη~~ ~~άρα~~ ~~οα~~ ~~μπορεί~~ ~~να~~ ~~καθυστερήσει~~
~~και~~ ~~η~~ ~~α/μ~~ ~~οα~~ ~~μπορεί~~ ~~να~~ ~~εμφανιστεί~~

~~lw \$t5, 0(\$t3)~~
~~addi \$t5, \$t0, 1~~

$$p_x = 14, p_b = 13$$

④

lw \$14, 0 (\$12)

add \$14, \$0, 2

sw \$14, 128 (\$0)

lw \$15, 0 (\$13)

add \$15, \$0, -1

sw \$15, 132 (\$0)

η εταιρία ~~δεν~~ υποχρεούται να περιμένει
στα p1 και p6 έχουν την ίδια τιμή
περίμενει να γίνει το slot στην memory

14.5

α) $80 - 8 = 72$ κύκλοι ρολοιού

γ) 72 από τις 80 εντοίες του προγράμματος B θα εκτελεστούν
όταν ολοκληρωθεί το load του προγράμματος A. Οι υπολοίποι 8
θα εκτελεστούν μετά την εκτέλεση του προγράμματος A

β) ~~Εάν η κατάσταση της μνήμης~~ Στην αμεταβίβλη περίπτωση έχουμε
χονδρή ραθυμότητα που σημαίνει ότι υπάρχει περιορισμένη ικανότητα
αναμνηστικής μετά από την ~~αποθήκευση~~ αποθήκευση μηνύων
Επειδή η διαχείριση παγώνει γίνονται κύκλοι ρολοιού για να
"ξημώσει" η διαχείριση. Από τρέχει πιο γρήγορα όσο η
εναντίληψη της διαχείρισης γίνεται πιο γρήγορα από ότι η
καθυστέρηση γενικά.