## FH-OÖ Hagenberg/ESD Hardware / Software Codesign, SS 2020

Florian Eibensteiner © 2020 (R 4870)


2. Übung: Different Levels of Abstraction



TA T		/ \
	amei	ın۱
T.4	ame	(11)

#### 1 Abstraktion

Wie bereits aus der Vorlesung bekannt ist, spielt die Wahl der Abstraktionsebene bei der Modellierung von Systemen eine entscheidende Rolle. Auf der einen Seite soll ein Modell die Wirklichkeit möglichst gut beschreiben und auf der anderen Seite sollen Modelle auch eine möglichst schnelle Simulation ermöglichen. Darüber hinaus sollen Modelle Abschätzungen über das finale System erlauben. Leider schließen sich diese Paradigmen gegenseitig aus.



## 1.1 Gegenüberstellung von 2 Abstraktionsebenen


Sie sollen nun die 2 Abstraktionsebenen, *loosely timed* (LT) und *cycle callable* (CC) gegenüberstellen und nach folgenden Punkten bewerten:

- Lines of Code (nur eigener Source Code),
- Ausführungszeit,
- Anzahl der benötigten Deltazyklen (sc\_delta\_count()),
- Abbildung der Wirklichkeit.

Als Beispiel soll ein System bestehend aus einem Master und einem Slave (Memory, 4096x32 Bit) implementiert werden, die über einen Bus (Wishbone) miteinander kommunizieren. Falls der Wishbone-Bus und dessen Protokoll nicht bereits aus der Übung zu *AMV* bekannt sein, orientieren Sie sich an dessen Spezifikation [Ope10], wobei die *Data Tags* nicht implementiert werden müssen. Der Speicher soll bei jedem Zugriff eine zufällige Anzahl von Waitstates ausführen bevor er auf die Anfrage des Masters reagiert, wobei mindestens 1 und maximal 10 Waitstates ausgeführt werden sollen.


Erstellen Sie zuerst ein zyklengenaues Modell (CC) dieses Systems, indem sie zwei Module in SystemC implementieren und mit den entsprechenden Signalen verbinden. Dabei greift der Master auf den Speicher zu, indem er die entsprechenden Signale setzt und das Timing zyklengenau einhält. Das Slave-Modul arbeitet ebenso zyklengenau, d.h. die Eingabesignale werden bei einer steigenden Flanke des Taktsignals verarbeitet und die entsprechenden Ausgänge ebenso bei steigender Taktflanke gesetzt. Sie können sich an dem *BFM* des Wishbone-Busses aus *AMV* orientieren und müssen nur einfache Lese- und Schreibzugriffe durchführen. Demnach implementiert der Master in einem Prozess die geforderten Testfälle und realisiert über die Funktionen singleRead(...) und singleWrite(...) den eigentlichen Buszugriff. Dadurch kann der Code für die Testfälle in den verschiedenen Abstraktionsmodellen wieder verwendet werden und es müssen nur die beiden Funktionen singleRead(...) und singleWrite(...), entsprechend der Abstraktionsschicht, angepasst werden. Auf diese Weise können die einzelnen Modelle hinsichtlich *Lines of Code* einfacher verglichen werden.

In nachfolgend Abbildung ist die Schnittstelle (Ports) zwischen den CC-Modellen mit Wishbone-Bus dargestellt. Wählen Sie für die einzelnen Ports sinnvolle Datentypen und begründen Sie Ihre Entscheidung. Der Einfachheit halber kann der Reset (*nrst*) im Master-Modul erzeugt werden.



Für die Implementierung des LT-Modells verwenden Sie das TLM-Framework aus der Übung. Modellieren Sie dabei den Bus als TLM-Kanal und verwenden Sie für das LT-Modell die blockierende Funktion  $b\_transport()$ . Es sollen folgende zwei Varianten implementiert werden:

- pro Zugriff soll eine zufällige Anzahl von Waitstates gewartet werden.
- pro Testfall soll die akkumulierte Anzahl der Waitstates gewartet werden.



# 1.2 Testfälle

Um eine Aussage über die Ausführungszeit machen zu können, soll der Master folgende Zugriffe durchführen, wobei die Ergebnisse aller Testläufe in einer Tabelle zusammengefasst werden sollen:

- sequentielles Schreiben aller Speicherstellen,
- sequentielles Lesen aller Speicherstellen (Verifikation mittels Assertion),
- 10<sup>6</sup> Zugriffe auf zufällige Adressen, wobei zufällige Daten geschrieben und gelesen werden (Verifikation mittels Assertion).

# Literatur

[Ope10] OpenCores Organization. WISHBONE System-on-Chip (SoC) Interconnect Architecture for Portable IP Cores, Rev B.4, September 2010. http://cdn.opencores.org/downloads/wbspec\_b4.pdf.