弦音芯生

摘要

本作品基于高云 GW2AR-18C FPGA（Tang Nano 20K 开发板），实现了一台无 CPU、无软核、不播放预录音频的纯硬件实时多音色合成电子乐器。演奏端以自研十路红外光电弦替代机械琴键，遮挡光路即触发发声，多根音弦同时遮挡即构成和弦；PAJ7620 手势传感器以非接触方式给出八度与力度，与旋转编码器、功能弦及上位机共同构成力度、八度、变调、颤音、滑音五类演奏表情，十路键位均可自定义。

音源由 32 个独立声部构成，每个声部各有一组 24 位相位累加器、ADSR 包络与采样乘法通路；波表组织为 8 种音色×8 级带限子表×512 点，由单块 64KiB ROM 在采样帧内分时读取，使声部状态与包络运算保持物理并行、存储开销可控。混音按活跃声部数归一后限幅，再经混响、延迟、合唱三个 RTL 效果器，由 I2S 接口以 93.75kHz 输出。

32 声部满负载时振荡器更新吞吐量达 3000000 次/秒；布局布线报告显示 Logic 19011（92%）、CLS 10034（97%）、BSRAM 46/46，综合资源报告所列 32 个 MULT18X18 与声部一一对应，为物理并行提供佐证。系统以 480×272 液晶、音高分布柱图、李萨如图形和 70 槽 LED 灯链提供视听反馈，支持内置曲目脱机演奏、逐音灯光指引、曲谱下载与演奏事件回传；数字链路触发延迟实测 68μs，计入 I2S 串行与功放后约 1.1～2.1ms，仍远低于 5ms 的指标。

作品在约 2 万逻辑单元的低成本器件上完整实现了“交互—合成—效果—输出—可视化—联机”的实时音频通路，说明以硬件并行换取确定性的实时合成路径在入门级 FPGA 上可行。

关键词：FPGA；实时音频合成；波表合成；多声部；ADSR；人机交互

第一部分 作品概述

1.1 功能与特性

本作品以高云 GW2AR-18C FPGA 为唯一计算平台，构建了一台纯硬件实时合成的电子乐器。演奏检测、发声与参数调节全部由 Verilog HDL 逻辑完成，板端不含 CPU 与软核，也不播放任何预录音频：每个采样点的波形均由硬件实时算出。

演奏端以自研十路红外光电弦替代机械琴键，遮挡光路即触发发声，多根音弦同时遮挡即构成和弦；PAJ7620 手势传感器以非接触方式给出八度与力度，与旋转编码器、功能弦及上位机共同构成力度、八度、变调、颤音、滑音五类演奏表情，十路键位均可自定义。

音源含 32 个独立声部，每声部具备 24 位相位累加器、ADSR 包络与独立乘法通路，提供 8 种波表音色，并串接混响、延迟、合唱三个 RTL 效果器。视听反馈由 480×272 液晶（六页界面、音高分布柱图与李萨如图形）与 70 槽 LED 灯链承担；内置 3 首曲目支持脱机演奏与灯光指引，上位机负责键位编辑、曲谱下载与事件回传。

1.2 应用领域

光弦与灯位一一对应、发声不依赖机械触点，使本作品可直接用于音乐启蒙：把音级映射到十根弦上，配合内置曲目的灯光指引，即可完成音阶认识、节奏练习与简单视奏训练。

在科技馆、展厅等场景中，非接触演奏与彩灯、动态图形相结合，可构成“看得见声音”的互动展项；对不便使用按键或敲击类乐器的使用者，遮挡与手势两种非接触输入提供了一条门槛更低的演奏途径。

在电子信息类教学中，本作品覆盖 HDL 音频处理、定点运算与位宽设计、存储分时复用、跨时钟域通信及外设接口时序等典型内容；音源与效果器模块亦可迁移到便携合成器、振动激励与任意波形发生等实时合成场合。上述场景的实际效果仍需结合使用者测试评价。

1.3 主要技术特点

音频通路采用波表合成，由 Verilog HDL 逐样本实时运算：每个声部各有一组 24 位相位累加器与 ADSR 包络，相位步长由音号查表与移位得到，八度切换只需改变移位数，不破坏相位连续性；波表按 8 级带限子表组织，高音区自动选用谐波更少的子表，以抑制混叠。

并行性来自实例结构而非调度：32 个 voice 子模块由 generate 展开为 32 份独立硬件，相位推进、包络运算与采样乘法在每个采样节拍内同时完成；波表由

单块 64KiB ROM 共享，在一个采样帧的 32 个位时钟内逐拍读取各声部地址，形成“状态与乘法并行、存储读取分时”的结构。

音频链路以 3MHz 位时钟按 32 位一帧输出，采样率 93.75kHz，满复音吞吐量 3000000 次/秒；混响、延迟、合唱三个效果器以 46.875kHz 更新，以一半的更新率换取延时线存储与运算开销的降低。显示、灯光与串口按功能分层，只与音源交换状态和事件，脱离上位机仍可独立演奏。

1.4 主要性能指标

项目	指标
复音数	32 声部，物理并行
输出采样率	93.75kHz
振荡器吞吐量	3000000 次/秒
音色与波表	8 音色×8 级带限×512 点
演奏延迟	约 80μs
演奏与表情	10 路光弦；5 维表情
视听反馈	480×272 六页界面；70 槽灯链
器件资源	CLS 97%；BSRAM 46/46；32 个乘法器

1.5 主要创新点

（1）32 声部物理并行而非分时复用：综合报告 32 个 MULT18X18。

（2）并行与共享结合：声部乘法并行，64KiB 波表帧内分时读取。

（3）相位偏置滑音：不改步长，音高连续过渡，亦是非预录的行为证据。

（4）回传事件而非音频：音高、力度与时戳可在上位机换音色重放。

（5）三类器件实现五维表情：红外对管、手势与编码器完成力度、八度、变调、颤音、滑音。

1.6 设计流程

开发按“需求拆解—架构预算—自底向上实现—集成验证—资源优化”的顺序推进：先对照赛题条款区分必做与拓展功能，估算 CLS、BSRAM 与 DSP 用量；再自底向上逐级实现并验证音高表、单声部振荡器、包络、混音与 I2S 链路；随后集成光弦、手势、编码器和屏幕菜单，主副板联调后加入曲谱、灯光与上位机通信；在 CLS 逼近上限后逐项削减，以综合与布局布线报告核对资源时序；最后完成复音、延迟与脱机演奏验证及演示准备。

第二部分 系统组成及功能说明

2.1 整体介绍

系统由交互输入、FPGA 实时音源、音频输出、视听反馈与 PC 辅助工具五部分组成，图 1 给出整体组成及主要信号关系。交互输入包括十路光弦、PAJ7620 手势传感器、旋转编码器与两枚板载按键：光弦负责选音与触发，多根音弦同时遮挡时由声部分配器分配到不同声部；手势与编码器负责演奏参数的离散调整。音源接收音号、力度、音色与门控信号，在音频时钟域内逐样本合成，经混音、限幅与效果链送至 I2S；显示与灯光并行读取声部、页面与曲谱状态，与声音形成同步的视听反馈；串口是与上位机交换参数、曲谱和演奏事件的通道。




图 1 系统整体组成及主要信号关系

主板承担核心板安装、电源转换与外设连接，副板承担十组红外对射与两排 RGB 灯。板端演奏链路完全由硬件逻辑执行，无 CPU、无软核；上位机是可选辅助工具，通过串口完成参数编辑、键位自定义与曲谱、事件交换。断开 PC 后，音源、菜单与内置曲目仍可独立工作。PC 端按事件重放并合成 WAV，属离线回放，不参与板端实时发声，也不属于板上预录音频。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

整机以 Tang Nano 20K（器件 GW2AR-LV18QN88C8/I7）为核心，输入时钟 27MHz。主板用排针连接核心板并引出全部外设接口；副板将十组红外发射、接收器件与两排 RGB 灯沿面板两侧排列。PAJ7620 经 I2C 接入，液晶屏采用 RGB565

并行数据与行场同步信号，音频以 BCK、WS、DIN 三线送至数字功放，PA_EN 控制功放使能。表 2 归纳各硬件部分的关键输入与输出。

表 2 硬件组成与关键信号

硬件部分	关键输入	关键输出或连接
FPGA 核心	27MHz 时钟、光弦、编码器、UART RX	I2S、LCD、WS2812、UART TX
主板电源	DC1 及电源开关	+5V、3V3 网络
光弦副板	5V、3V3 及光路遮挡	10 路 key 信号、灯带数据链
手势模块	I2C SCL 及初始化配置	SDA 上的手势寄存器数据
音频接口	BCK、WS、DIN、PA_EN	功放输出至扬声器

2.2.2 机械设计介绍

整机采用平面演奏区与后置显示区的组合。十组对射器件沿面板两侧对齐，演奏者在中间区域遮挡光路，弹奏动作被简化为一次遮挡，不需要机械键帽与弹簧机构。音级字符沿演奏区排列，彩灯与通道位置一一对应；屏幕竖置于演奏区后方，显示当前音色、音名、力度与声部数。核心板位于侧后方，便于与演奏区分开布线，发音设备隐逸于屏幕后方，整机整体布置如图 2 所示。



图 2 整机整体布置图

副板轮廓约 235mm×132mm，主板约 63mm×60mm，均由 EDA 坐标换算得到，为电路板外形尺寸，不含外壳。装配重点在于保证发射与接收轴线对齐、板间连线有应力释放、屏幕支撑稳定，并为电源与音频接口预留插拔空间。面板上的 do、re、mi 等字符是演奏位置提示，实际音符由键位映射决定，可经上位机改写。

2.2.3 电路各模块介绍

（1）电源与保护电路

主板电源输入经 DC-005 插座（DC1）、SS-12D10 电源开关（U6）与 SMAJ12A 瞬态抑制器（D1）后进入+12V 网络；MP2315SGJ-Z 降压电路（U10、4.7μH 电感 L1 及反馈、滤波网络）产生+5V，再由 AMS1117-3.3 及其输入输出电容形成 3V3 支路。各级电源均设有去耦与公共地，为核心板和外设提供电源基础，模块关系如图 3 所示。




图 3 主板电源模块关系示意

电源预算需同时覆盖逻辑与灯光：灯珠大面积切换会带来脉冲电流，因此整机功耗、稳压器温升与 3V3 纹波应在灯带满亮、32 声部同时发声的条件下测量。图中网络名称表示设计目标电压，实际输出精度、最大负载与效率以实测为准。

（2）主板接口与布线

主板电路结构与接口连接如图 4 所示。主板经核心板插座引出光弦、显示、音频与控制接口，PCB 划分为核心板安装区、外围排针区与电源转换区；图 5 为主板 PCB 版图，红色为顶层、蓝色为底层，可直接对照焊盘、走线与板框关系。

主要信号组的引脚编号与用途见表 3。

音频所用 54、55、56 脚为 SSPI 专用引脚，需在器件配置中允许其作为普通 I/O，工程 device.cfg 保留了 set SSPI regular_io = true；18、19、20 脚在开发板上原接板载 LED，本设计改用为光弦输入，并拆除了相应限流电阻。最终配置中 KEY_EN 为十路全使能、KEY_POL_INV 全零，即十路光弦统一按正逻辑有效。




图 4 主板电路结构与接口连接（EDA 绘制）




图 5 主板 PCB 版图（EDA 绘制，红为顶层、蓝为底层）

表 3 FPGA 引脚分配

信号组	FPGA 管脚号	作用
clk	4	27MHz 参考输入
key[0…9]	71、72、73、74、75、76、79、18、19、20	十路光弦输入
enc_a/enc_b/enc_sw	15/16/17	旋转与按键

信号组	FPGA 管脚号	作用
s1/s2	88/87	板上操作键
UART TX/RX	69/70	PC 通信
I2C SCL/SDA	85/86	手势传感器
HP_BCK/HP_WS/HP_DIN	56/55/54	数字音频
PA_EN/WS2812	51/80	功放使能与灯光数据
LCD DCLK/HS/VS/DE	77/25/26/48	像素时钟及同步
LCD R/G/B	42…38/37…32/31…27	RGB565 数据

（3）光电检测与副板电路

副板包含十组发射支路 W1～W10 与十组接收支路 B1～B10。发射端由 5V 供电并串 100Ω限流电阻；接收端接 3V3、220kΩ偏置电阻与输入网络，将遮挡引起的光电流变化转换为 FPGA 可采集的电平。每路独立接入 key 总线，数字消抖在 FPGA 内完成。接收器件的具体型号与光强余量见 BOM，门限余量应在整机上验证，电路连接如图 6 所示。




图 6 副板对射检测与两排 RGB 灯的电路连接（EDA 绘制）

副板上、下两排各布置十颗可寻址 RGB 灯，并从末端引出 WS2812DOUT 驱动外部灯带。两排使用同一数据起点，显示相同的十槽信息，外接灯带沿用后续槽位，因此代码中的灯链长度为 70 槽（板上 10 槽+灯带 60 槽）；这与板上两排合计 80 颗物理灯珠是两个统计口径。副板布局与十路演奏位置如图 7 所示。




图 7 副板 PCB 布局简图与十路演奏位置（正面）

（4）音频与显示外围

音频输出为 16 位单声道采样，在左右声道时隙重复发送。audio_drive 用 5 位计数器把一帧划分为 32 个位时钟，数据与 WS 在 BCK 下降沿更新，接收端在上升沿取样，留出半个位周期（约 166.7ns）的建立余量[5]。BCK 为 3MHz，帧率即 3000000 ÷ 32 = 93.75kHz。

LCD 时序由视频 PLL、行场时序与 OSD 叠加模块产生：像素时钟 9MHz，活动显示区 480×272，RGB 数据宽度 5/6/5 位。字符界面、音高分布柱图与李萨如图形共用同一像素坐标，状态显示与可视化均由硬件绘制，不依赖 CPU 或外置显存。

2.3 软件系统介绍

2.3.1 软件整体介绍

系统的软件由 FPG 侧 Verilog HDL 逻辑与 PC 侧 PowerShell WinForms 程序两部分组成。FPGA 独立完成演奏检测、声部合成、效果处理与接口时序；PC 程序承担参数编辑、键位自定义、曲库下载与事件回放。顶层 top 以模块连接组织时钟、控制事件与采样数据，不存在用 CPU 或软核逐声部执行指令的环节[1]。上位机控制台界面如图 8 所示，左侧为串口日志与发送区，右侧为曲谱、灯带、参数与录音面板。




图 8 上位机控制台界面（参数、键位、曲库与录音）

软件的层次划分与各层关键输入输出见表 4。

表 4 软件层次、功能与关键输入输出

层次	主要文件	功能、关键输入与输出
顶层与时钟	top.v；gowin_rpll；gowin_vpll	输入 27MHz 晶振与外设信号；输出 3MHz 音频时钟、9MHz 像素时钟及各模块控制
演奏事件	top.v；rotary_enc.v；paj7620.v	输入 key[9:0]、编码器 A/B/按键、I2C 手势；输出 note_on/note_off 与参数事件
音源内核	synth_engine.v；voice.v；adsr_env.v	输入音号、力度、音色、门控；输出 32 路 16 位采样与声部状态
音频处理	fx_decim.v；chorus.v；delay_fx.v；reverb_fx.v	输入合成音频；输出经混响、延迟、合唱混合后的音频
显示与灯光	vga_timing.v；osd_*.v；ws2812_*.v	输入像素坐标与声部、页面、曲谱状态；输出 RGB565 与灯链串行数据
曲谱与通信	score_player.v；score_rom.v；score_ram.v；uart_cmd.v	输入曲谱字节与串口帧；输出音符事件、录音事件与应答
PC 辅助	upper/gui.ps1 及 JSON 配置	输入板端上传事件；输出参数帧、曲谱字节与 CSV/WAV 文件

三类时钟域通过同步寄存器、事件转换与双口 RAM 交换数据：光弦输入先同步到音频域，手势与串口控制产生参数事件，曲谱 RAM 的写口位于 27MHz 域、读口位于音频域，显示则只读取音源状态。静态时序分析覆盖了工具识别出的时钟路径，跨域事件脉冲与多位数据的一致性另以仿真波形核查。

2.3.2 软件各模块介绍

（1）光弦扫描与事件产生

光弦信号的处理流程与音符事件的产生过程如图 9 所示。




图 9 光弦信号处理与音符事件流程

光弦输入先经 key_s0、key_s1 两级寄存器同步，再按固定极性作计数消抖[7]：默认门限为 90 个 3MHz 时钟周期（约 30μs），上升沿档位可经上位机加长至 150μs、500μs、2ms 或 10ms，以提高抗干扰能力，代价是起音等待时间同步增加；下降沿门限同为 90 个周期。当前配置 IR_ADAPT=0，即采用固定门限与逐路使能掩码，源码中保留的自适应本底学习分支未启用。

消抖后的信号被赋予 30ms 最短门宽，使短促的遮挡也能完整驱动包络进入起音段。事件扫描器用 4 位计数轮询 16 个槽位，其中 10 槽对应真实输入、其余补零，一轮 16 拍约 5.33μs；按下时锁存音高，松开时用同一锁存值释放，避免中途改调导致音高失配；功能弦只修改参数，不占用音源声部。

（2）32 声部合成与共享波表

合成引擎的数据流与波表读取关系如图 10 所示。

声部分配器接收 note_on、音号、力度与音色[8]，结合 busy_vec 产生 trig_vec 与 gate_vec：优先占用空闲声部，无空闲时按轮转指针抢占。NVOICE=32 由 generate 展开为 32 个 voice 实例，各自保存 24 位相位、步长、音号、波表类型与 ADSR 状态。综合资源文件 piano_syn_rsc.xml 列出 g_voice[0]至 g_voice[31] 各含 1 个 MULT18X18，合计 32 个；all_off 用于切档、测试等需要统一释放的场合。




图 10 合成引擎数据流程及共享 ROM 读取关系

并行性由 RTL 实例结构与综合资源文件共同确认。表 5 按环节区分声部计算与共享资源调度，说明 32 声部为硬件展开，而波表读取为帧内分时。

表 5 声部并行与共享存储的实现方式

环节	工程依据	实现方式
相位与包络	32 个 voice 实例，各有相位与 ADSR 状态	独立硬件状态，按采样节拍更新
声部乘法	32 个 g_voice 实例各含 1 个 MULT18X18	32 路包络采样乘法并行
波表读取	1 个 wave_rom；rd_k 选择 32 个声部地址	共享同步 ROM，帧内逐拍读取
混音与效果	声部求和、限幅及 3 个 RTL 效果器	硬件流水线及共享后处理

波表由 wave_rom 单实例承担，而非每声部复制一份。每个采样帧含 32 个 3MHz 位时钟，rd_k 逐拍选通一个声部的 15 位地址，ROM 同步读出的数据写入 smp_w 对应槽，并在帧内固定节拍整体复制到 smp_rd 供各声部取用。因此本设计是“声部状态与乘法并行、波表读取分时”的混合结构：32 个 MULT18X18 支撑声部乘法并行，波表本身仍为单读口，两项并行度应分别描述。

波表容量 32768×16 位，共 64KiB，组织为 8 种音色×8 级带限子表×512 点：地址高 3 位选音色，中 3 位选带限级别，低 9 位选相位采样点，数据由 tbl/wave_tbl.mi 初始化。表中只保存单周期波形，不含整段旋律；音高由相位步长决定，力度由包络决定，因此输出是控制事件驱动的逐样本合成结果[9]。8 级带限子表按音高选用不同的谐波上限，用于抑制高音区混叠[10]。内置曲谱只保存音级与时值，同样不属于预录音频。

（3）音高计算与包络状态机

音高模块把 MIDI 音号[8]拆为半音位置与八度，经 12 项基表与移位得到 24 位相位步长[2]。设相位为φ、采样率为 f_s、步长为 K、调制增量为 M，则每个采样点满足：

$$\varphi[n+1] = (\varphi[n] + K + M[n]) \bmod 2^{24}$$

$$f = K \times f_s/2^{24} \qquad \Delta f = 93\ 750 / 2^{24} \approx 0.005588\text{Hz}$$

按 note_step 基表，A4 的 K = ((629929 × 32) >> 8) = 78741，对应 439.999625Hz，量化误差约−0.00148 音分。该结果由基表与整数截断决定，不含晶振频偏，反映的是数字算法的频率精度。

各声部的包络由四段状态机实现[11]，其状态转移见表 6。

表 6 ADSR 包络状态转移

状态	主要动作	转移条件
IDLE	包络为零，声部空闲	触发后进入 ATTACK
ATTACK	逐样本增加至力度设定的峰值	达到峰值进入 DECAY
DECAY	下降至延音电平	达到延音电平进入 SUSTAIN
SUSTAIN	保持延音电平	gate 释放进入 RELEASE
RELEASE	递减至零	归零返回 IDLE；重新触发可再次起音

env 为 16 位包络状态，声部采样与 env 高 8 位相乘后缩放，得到带力度变化的 16 位输出。包络峰值由力度{vel,8'h00}给出，延音电平按峰值移位分为 100%、50%、25%、12.5%四档，避免运行时除法。颤音 LFO 与滑音偏置叠加在每次相位增量上，通过改变相位推进速度实现音高调制与连续过渡。

（4）混音与音频效果器

32 路声部输出经分组加法与寄存器级求和后，按活跃声部数 N 选取增益 nrm_g（N=1→32、2→16、4→8、8→4、N≥17→1，中间档按整数分段取整，整体约为 32/N），右移 5 位后限幅输出，等效 1/N 归一而非 $1/\sqrt{N}$[6]。sum_r 与 nrm_g_r 在同一拍锁存，避免声部数突变时增益与和值错配而产生爆音。

效果支路经 fx_decim 二倍抽取后以 46.875kHz 更新，结果在主采样节拍保持，使延时线长度与运算量减半[6]；湿声丢失的高频细节由主通路保留。表 7 给出三个效果器的缓冲长度与延时取值[12][13]。

表 7 三个 RTL 效果器的结构与参数

效果器	RTL 结构与参数	设计作用
合唱 chorus	1024 点缓冲；基准延时 797 点（17.0ms），0.5Hz 三角 LFO 调制读指针，深度 5 档	周期变化的延时与原音混合，增加层次与厚度
延迟 delay_fx	AW=12，即 4096 点环形缓冲；长延时 87.4ms、短延时 43.7ms，反馈与湿干混合	产生可辨的重复回声
混响 reverb_fx	2 条梳状支路（1013、877 点）＋2 级全通扩散（469、337 点），四个长度互质	构造衰减尾音与扩散反射，避免驻波金属感

效果器延时是人为构造的湿声时间结构，应与“控制触发到首次有效输出”的系统延迟分开统计。反馈系数、湿干混合与削波余量随深度档位变化，应逐档试听并测量输出峰值。

（5）手势、编码器与显示

PAJ7620 由 i2c_master 与 paj7620 完成初始化与轮询，可识别上、下、左、右、前、后、顺、逆、挥动共 9 种手势：左右手势切换八度，前后手势增减力度，顺逆时针映射颤音深度，上下手势切换音色，挥动开合合唱。手势以离散事件置位参数并保持，另设总开关，可在展演现场整体屏蔽。旋转编码器以 HOME 选页、页内换行、EDIT 改值三层交互组织参数操作，功能弦与上位机提供其余入口，表 8 给出各页面内容。

表 8 屏幕页面与显示内容

页面	显示或操作内容
HOME	进入概览、图形、参数、曲谱与测试页面
MAIN	音色、音名、八度、声部数、音量与力度
GRAPH	李萨如图形与 8 段音高分布柱图
PARAM	音色、八度、音量、颤音、滑音与三个效果器的设置
MUSIC	曲目选择、自动播放、灯光练习与进度
TEST	1～32 档目标声部数及当前声部数

五类演奏表情按所调节的音频参数划分，与输入器件并非一一对应：同一参数可有多个入口，不同入口之间存在优先级。表 9 给出各类表情的主要入口及其在合成通路中的作用。

表 9 五类演奏表情的控制入口与作用

演奏表情	主要控制入口	在合成通路中的作用
力度	前后手势、功能弦、上位机	vel 改变包络峰值，形成强弱变化
八度	左右手势、编码器、功能弦、上位机	改变音高范围与相位步长
变调	变调功能弦	tr_idx 按半音改变选音结果
颤音	顺逆时针手势、编码器、上位机	LFO 对相位增量作周期调制
滑音	编码器参数页、上位机	gofs 偏置逐步衰减，形成音高过渡

OSD 由字符字库、标签、图标与覆盖层生成界面。李萨如图形取声部基频相位作 XY 映射，同音时为一条斜线、八度为“8”字，可直观反映音程关系；8 段柱图按声部音号分组，每段覆盖 4 个半音、8 段覆盖 MIDI 60～91（测试模式为 72~103）约两个八度，显示的是正在发声的音高分布，而非对输出采样作 FFT 分析。若需验证 32 路独立基频，仍应使用外部频谱测量。

（6）曲谱、灯光与上位机通信

score_rom 内置 3 首曲目（小星星、欢乐颂、两只老虎），随配置镜像一起烧写，掉电不丢；score_ram 为 2KiB 双口 RAM，经 UART 写入曲谱字节，可容纳 2047 音，重新上电后需重新下载。score_player 解释音级与时值，在 AUTO 模式产生音符事件，在 GUIDE 模式给出目标音级并等待演奏反馈；灯光逻辑把目标音级、按键状态与声部活动映射到板上十槽与外部灯带；另设上电展示效果：进入主界面时灯链按十色铺满并保持 15 秒，随后交回演奏映射，该效果同时用作上电自检与现场展示。演奏时每个音对应的亮点从灯链起点流向末端，颜色区分音级，与板上十槽同色。

PC 程序 upper/gui.ps1 以 WinForms 组织参数、键位、曲库与录音操作，串口配置 115 200bit/s、8N1。控制帧以 0xA5 为帧头、0x5A 为帧尾，中间为命令与数据；曲谱下载另走“声明长度—接收原始字节—提交”的流程，只有提交且校验有效后才交给播放端使用。表 10 归纳主要数据任务。

表 10 上位机通信的主要数据任务

数据任务	协议或内部格式	处理结果
曲谱下载	0x5B 与 0x64 声明长度，0x5C 接收，0x5D 提交，0x5E 清空	更新 scr_len、scr_valid 与 RAM 内容
事件录制	0x5F 开始，0x60 停止	在 uart_cmd 内缓冲按下与释放事件
事件内容	音号、按下/释放、力度、时戳高字节与低字节，共 5 字节	PC 端重建演奏顺序，导出 CSV 或合成 WAV

录音通路使用 uart_cmd 内部的 rec_mem[0:1023]，每条事件 5 字节（音号、按下/释放、力度、时戳高字节、时戳低字节），写入条件为 rec_wp < 1015，故单次最多记录 203 条事件；时戳为 16 位毫秒计数，约 65.536s 回绕。事件流完整描述按键动作，但不含当时的效果器、音色与连续控制变化，因此 PC 端重放是“按事件重新合成”，而非板上输出的逐采样复制。

典型操作流程为：确认板上供电与串口连接后启动上位机，选择可用端口；读取并编辑参数或键位，发送曲谱后选择下载曲目；开始录音、演奏、停止并回传事件，PC 端导出 CSV 或合成 WAV。板端演奏链路不等待上位机应答，通信刷新不参与发声算法。

第三部分 完成情况及性能参数

3.1 整体介绍

作品已形成由主板、光弦副板、液晶屏与灯链组成的整机，工程同时包含 RTL 源文件、波表数据、上位机程序与一套完整构建产物。图 11 为上电运行时和断电时的整机照片，上电运行时可见 MAIN 页面、两排光电检测器件与外缘灯带同时工作，说明供电、显示、灯链与音源等并行通路已联通；图 12 为上位机与整机联机的现场照片，参数编辑与曲谱下载均通过串口完成。



图 11 整机运行状态 上电状态（上） 断电状态（下）



图 12 上位机与整机联机演示

3.2 工程成果

3.2.1 机械成果

平面演奏区、后置显示支架与侧后方控制区已完成装配，演奏区留出手部活动空间，音级字符与灯位一一对应。演奏面板不含机械键帽与弹簧机构，装配工作量集中在光路对齐与板间连接。若需批量制作，应补充支架尺寸、紧固方式、材料与线缆固定点的图纸说明。

3.2.2 电路成果

主板与副板均有可编辑的 EDA 工程；副板另提供双层铜箔、阻焊、丝印、板框与钻孔文件，可直接投产。主板集成电源与核心板转接，副板实现规则排列的十路光电检测与两排 RGB 灯。图 13 为控制区与核心板安装的实物局部。




图 13 控制区与核心板安装实物局部

3.2.3 软件成果

FPGA 工程包含顶层、音源、ADSR、效果器、显示、串口、曲谱与灯光等模块，构建输出 piano.fs、piano.bin 及资源、时序、引脚报告；PC 端提供 gui.ps1、启动批处理与 JSON 配置。图 14 中屏幕显示 SINE 音色、C4 音名与 08/32 声部状态，说明显示与音源状态通路正常工作；32 声部满负载可借助 TEST 档位配合外部音频分析进一步确认。




图 14 MAIN 界面实拍局部

3.3 特性成果与性能参数

3.3.1 工程规模与时序结果

布局布线结果为 19011/10034/7430、BSRAM 46；综合资源报告逐一确认 32 个声部各含 1 个 MULT18X18，DSP 等效资源合计 19.25/24。表 11 汇总各项资源占用。需要说明的是，“32 个乘法器”指 32 个声部乘法器实例，并不表示全器件只使用 32 个乘法功能，其余乘法运算由 MULT9X9 与 MULTALU36X18 等子类型分担。

表 11 器件资源占用

资源	布局布线报告用量	报告利用率
Logic	19011/20736	92%
CLS	10034/10368	97%
Register	7430/15750	48%
BSRAM	46/46	100%
DSP	19.25/24	81%
MULT18X18	32 个实例	DSP 子类型计数
I/O Port	45/66	69%
rPLL	2/2	100%

静态时序报告给出 27MHz 输入域、3MHz 音频域与 9MHz 视频域的 Actual Fmax 分别为 40.849MHz、34.505MHz 与 42.966MHz，均高于对应工作频率，已分析路径的 TNS 为 0。工程 PnR 报告中 Timing Constraints File 一栏为空，说明这些数值来自工具自动识别的时钟路径；外部 I/O 与跨时钟域的约束仍待补充。

3.3.2 数字音源参数与延迟分析

表 12 汇总数字音源的主要参数，其中采样率与吞吐量由时钟结构直接推导，复音能力由 RTL 实例数确定。

表 12 数字音源主要参数

指标	结果或设计值	性质
复音能力	32 个 voice 实例，TEST 档位 1～32	RTL 结构，可现场验证
输出采样率	3MHz ÷ 32 = 93.75kHz	由时钟与帧结构推导
满复音吞吐量	32 × 93750 = 3000000 次/秒	32 声部同时活跃时的计算值

指标	结果或设计值	性质
相位分辨率	24 位；频率步进约 0.005588Hz	算法参数
A4 计算频率	439.999625Hz（误差约−0.0015 音分）	按基表与整数运算推导
曲谱存储	内置 ROM 3 首；下载 RAM 2048 字节（2047 音）	代码声明
事件记录	203 条，每条 5 字节；时戳 65.536s 回绕	当前录音通路容量

触发延迟按“光弦电平变化到 I2S 首次输出该音的有效采样”统计，与功放、扬声器以及包络达到可闻阈值的时间分开计算。固件内置拍数计数器，光弦事件进入合成帧的时钟数可以直接读出；表 13 给出按默认配置得到的延迟分解。

表 13 触发延迟预算（默认配置）

环节	耗时	依据
光弦计数消抖	30.0μs	默认 90 个 3MHz 周期，可配置
事件扫描、分配与波表缓存	26.0～27.3μs	固件计数器 78～82 拍，含两帧缓存
等待采样节拍对齐	10.7μs	一个采样帧周期
数字链路合计	68.0μs	上位机延迟测量显示
I2S 串行送出	10.7μs	32 位一帧，按“到音频接口”口径
到音频接口合计	约 79μs	与约 80μs 一致
含功放的整机延迟	约 1.1～2.1ms	功放内部群延迟，仍远低于 5ms

重复测量同一配置得到 78～82 拍，波动约 4 个时钟周期（1.3μs），来源是输入电平变化与采样边界的相对位置，而不是中断或任务调度，其量级小于一个采样周期（10.67μs）。消抖档位可在运行期调整，10ms 档会显著拉长起音等待；ADSR 起音与 30ms 最短门宽也会影响主观延迟，测试记录应一并写明门限、音色、包络与效果器配置。

3.3.3 功能验证方法与评价口径

功能与性能的验证按表 14 的口径执行：可量化的项目以仪器测量，不能量化的项目只作功能确认。

表 14 功能验证项目与评价口径

验证对象	操作与观测	评价口径
十路光弦	逐路及多路遮挡，观察声部与灯光；释放后观察尾音	通道、键位、按下与释放一致，无持续卡音
32 复音	TEST 档位 1～32，关闭效果器并选正弦，采集输出频谱	目标档位、忙声部数与独立基频相对应
采样率与接口	测 BCK、WS、DIN 与位序	3MHz 位时钟、32 位一帧，位序正确
触发延迟	同步采集 key 输入与音频输出，或读取固件延迟计数器；多次重复	报告最小值、最大值、平均值及参数配置
曲谱与脱机	自动播放、指引等待、下载提交；断开 PC 并重启	ROM 曲目与 RAM 曲目行为分别记录
效果器与音色	逐档比较音频；测输出峰值、频谱与尾音	无削波与自激，量化湿声延时与衰减
供电与稳定性	灯光满亮并开满复音，记录电源电流、纹波、温升	与器件及供电预算相符，无复位或误触发

板上 8 段柱图按音号分组，无法分辨 32 条独立基频，复音验证须借助外部录音或频谱测量。当前视听反馈为 LED 指引、李萨如与实时频谱三类;其余方向见 4.1 可扩展之处；抗干扰、失真、信噪比、整机功耗与长期稳定性也应给出仪器数据，而非以目视或主观听感代替。

3.3.4 构建检查与工程边界

综合日志中原有的重复声明与常量截断提示已全部定位并修正。其中 delay_fx 的 11 位字面量 2048 被截断为 0，使短延迟档退化为零延迟，更正为 12 位后短延迟恢复 43.7ms;spectrum 的段计数值位宽不足，导致 8 段柱图仅前 4 段被驱动，加宽至 6 位后八段全部有效;reverb_fx 的 wet17 与 top 的 spec_b0~spec_b7 存在重复声明，删除重复项后湿声增益按设计值取 1.0 倍....修正后..不再出现 EX2830、EX3792 与 EX3834 类告警。

资源方面，BSRAM 已全部占用，CLS 余量 334 个。后续增加功能前应先做存储与布局预算：更高分辨率的波形显示、更长的录音或额外滤波器，都可能需要压缩现有数据规模或更换更大器件。复现构建时需保留波表初始化文件、SSPI 复用配置与正确的器件型号，并使用纯英文工程路径。

第四部分 总结

4.1 可扩展之处

后续可在保持音源实时性的前提下扩展四个方向。其一是输入兼容：加入标准 MIDI 输入，使本作品可作为通用音源被外部键盘或软件调用。其二是记录与回放：以更大容量的外部存储保存更长的演奏事件与曲谱，并把音色、效果器与连续控制变化一并记入事件流，提高 PC 端重放的一致性。其三是结构与供电：完善外壳、光路调节与线缆固定。其四是音频质量：评估更精细的混音增益、波表插值与高音区带限策略。扩展之前，应先完成位宽与重复声明问题的核对，并补齐约束、仿真与板级测试。

4.2 心得体会

这台乐器是我们第一次把“实时”当硬约束来做。声音要在每个采样点算出来，就只能先定数据节拍：一帧 32 个 3MHz 时钟、每帧推进一次声部、波表读取在帧内分时完成。节拍定了，哪些必须并行、哪些可以复用、存储放在哪儿，才有讨论的基础。

由此得到最重要的判断：32 个声部并不意味着 32 份波表。相位与包络是每声部的独立状态，适合硬件展开；波表是只读数据，32 个声部读同一张表，可以共享。改为单实例、帧内 32 拍轮读后，8 种音色×8 级带限子表才装得进 46 块 BSRAM。

资源临界时的取舍尤为残酷。CLS 到 97%之后，局部改写几乎不省资源，只有整条数据通路消失才能腾出空间。我们做过一版动态波形显示，56 点×6 位并行装载约需 96 个 CLS，占用冲到 10090/10368 后布线失败，只能撤掉。

调试中最花时间的不是算法，而是区分电气与逻辑问题。光弦能否稳定检测，首先取决于接收端电平与引脚负载，其次才是极性、同步与消抖。高云工具链的 EX3638 与 EX2830 都只警告、不中断构建，问题表现却各不相同，二者都被列为构建后的必查项。

功能上也有教训：测试模式曾出现档位加到 32、声部数只涨到 18 就卡住，根因是 note_off 按音高匹配，声部被抢占后音高改变、释放事件再也匹配不上；加入全局 all_off 后问题消失。指标必须能被独立验证，“看起来在响”和“确实是 32 个”是两件事；资源统计也要统一口径，关键数字应回溯到同一次构建的报告。

第五部分 参考文献

[1] 夏宇闻.Verilog 数字系统设计教程[M].3 版.北京:北京航空航天大学出版社,2013.

[2] TIERNEY J, RADER C M, GOLD B. A digital frequency synthesizer[J]. IEEE Transactions on Audio and Electroacoustics, 1971, 19(1): 48-57.

[3] STILSON T, SMITH J O. Alias-free digital synthesis of classic analog waveforms[C]//Proceedings of the 1996 International Computer Music Conference. 1996.

[4] PARHI K K. VLSI digital signal processing systems: design and implementation[M]. New York: John Wiley & Sons, 1999.

[5] PHILIPS SEMICONDUCTORS. I2S bus specification[S]. 1996.

[6] ZÖLZER U. DAFX: digital audio effects[M]. 2nd ed. Chichester: John Wiley & Sons, 2011.

[7] GANSSLE J. A guide to debouncing[J]. The Embedded Muse, 2008.

[8] MIDI MANUFACTURERS ASSOCIATION. MIDI 1.0 detailed specification[S]. 1996.

[9] SMITH S W. The scientist and engineer's guide to digital signal processing[M]. 2nd ed. San Diego: California Technical Publishing, 1997.

[10] VÄLIMÄKI V. Discrete-time synthesis of the sawtooth waveform with reduced aliasing[J]. IEEE Signal Processing Letters, 2005, 12(3): 214-217.

[11] ROADS C. The computer music tutorial[M]. Cambridge, MA: MIT Press, 1996.

[12] DATTORRO J. Effect design, part 2: delay-line modulation and chorus[J]. Journal of the Audio Engineering Society, 1997, 45(10): 764-788.

[13] SCHROEDER M R. Natural sounding artificial reverberation[J]. Journal of the Audio Engineering Society, 1962, 10(3): 219-223.