



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2019년07월02일
(11) 등록번호 10-1959619
(24) 등록일자 2019년03월12일

(51) 국제특허분류(Int. Cl.)
H01L 21/66 (2006.01) H01L 21/67 (2006.01)
(52) CPC특허분류
H01L 22/24 (2013.01)
H01L 21/67242 (2013.01)
(21) 출원번호 10-2017-0024064
(22) 출원일자 2017년02월23일
심사청구일자 2017년02월23일
(65) 공개번호 10-2018-0097281
(43) 공개일자 2018년08월31일
(56) 선행기술조사문헌
KR100648203 B1*
JP2010210618 A*
KR1020050030346 A
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
에스케이 주식회사
서울특별시 종로구 종로 26 (서린동)
서울대학교산학협력단
서울특별시 관악구 관악로 1 (신림동)
(72) 발명자
강명주
서울특별시 관악구 관악로 1, 27-409
곽지훈
경기도 성남시 분당구 서현로 177, 105동 903호
(뒷면에 계속)
(74) 대리인
양성환, 한지나

전체 청구항 수 : 총 4 항


심사관 : 홍종선

(54) 발명의 명칭 반도체 결함 시각화 방법 및 시스템

(57) 요약

반도체 결함 시각화 방법 및 시스템이 제공된다. 본 발명의 실시예에 따른 반도체 결함 시각화 방법은, 다수의 반도체들에서 검출한 결함 위치들로부터 결함 개수 맵을 생성하여 다중 임계값 기반으로 결함 이미지들을 다중으로 생성한다. 이에 의해, 결함의 위치별 군집/분포 패턴과 반복 패턴에 대한 파악/분석을 용이하게 한다.

대표도 - 도2



(52) CPC특허분류

H01L 22/12 (2013.01)

H01L 22/34 (2013.01)

(72) 발명자

김현욱

경기도 수원시 영통구 영통로200번길 20, 102동
1504호

송경민

광주광역시 북구 하백로46번길 10, 105동 1203호

안성권

경기도 수원시 팔달구 권광로 373, 112동 1405호

문용식

경기도 성남시 분당구 정자일로213번길 5, 302동
702호

손명승

서울특별시 동대문구 전농로10길 20, 107동 1505호

이민환

경기도 광주시 버루개길42번길 20, 102동 1204호

박준택

경기도 용인시 기흥구 중부대로746번길 21, 202동
1301호

정항덕

서울특별시 관악구 미성길 122, 102동 1103호

명세서

청구범위

청구항 1

다수의 반도체 이미지들에서 검출된 결함 위치 정보들을 획득하는 단계;

다수의 임계값들을 설정하는 단계;

결함 위치 정보들을 이용하여, 다수의 셀들로 구획된 맵의 각 셀들에, 해당 셀들에 위치하는 결함의 개수들을 각각 수록하는 단계;

맵에 대해 다수의 임계값들을 각각 적용하여, 결함 개수가 임계값 이상인 셀들은 제1 픽셀 값으로, 결함 개수가 임계값 미만인 셀들은 결함 개수에 따라 각기 다른 픽셀 값으로, 각각 표시하여, 임계값 개수 만큼의 결함 이미지들을 생성하는 제1 생성단계;

제1 생성단계에서 생성된 결함 이미지들을 비교 가능한 형태로 나열하여 시각화 하는 제1 시각화단계;

맵에 대해 다수의 임계값들을 각각 적용하여, 결함 개수가 임계값 이상인 셀들은 제1 픽셀 값으로, 결함 개수가 임계값 미만인 셀들은 제2 픽셀 값으로, 각각 표시하여, 임계값 개수 만큼의 결함 이미지들을 생성하는 제2 생성단계; 및

제2 생성단계에서 생성된 결함 이미지들을 비교 가능한 형태로 나열하여 시각화 하는 제2 시각화단계;를 포함하고,

다수의 반도체 이미지들은,

다수의 웨이퍼 이미지들 또는 다수의 다이 이미지들인 것을 특징으로 하는 반도체 결함 시각화 방법.

청구항 2

삭제

청구항 3

삭제

청구항 4

삭제

청구항 5

삭제

청구항 6

청구항 1에 있어서,

결함 이미지들 중 적어도 2개의 결함 이미지들 간의 차 이미지를 생성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 결함 시각화 방법.

청구항 7

청구항 1에 있어서,

맵은,

그리드 타입으로 다수의 셀들이 구획된 맵인 것을 특징으로 하는 반도체 결함 시각화 방법.

청구항 8

삭제

청구항 9

다수의 반도체 이미지들에서 검출된 결함 위치 정보들을 수신하는 통신부; 및

다수의 임계값들을 설정하고, 결함 위치 정보들을 이용하여 다수의 셀들로 구획된 맵의 각 셀들에, 해당 셀들에 위치하는 결함의 개수들을 각각 수록하며, 맵에 대해 다수의 임계값들을 각각 적용하여 결함 개수가 임계값 이상인 셀들은 제1 픽셀 값으로, 결함 개수가 임계값 미만인 셀들은 결함 개수에 따라 각기 다른 픽셀 값으로 각각 표시하여 임계값 개수 만큼의 결함 이미지들을 생성하고 생성한 결함 이미지들을 비교 가능한 형태로 나열하여 시각화 하는 프로세서;를 포함하고

프로세서는,

맵에 대해 다수의 임계값들을 각각 적용하여 결함 개수가 임계값 이상인 셀들은 제1 픽셀 값으로, 결함 개수가 임계값 미만인 셀들은 제2 픽셀 값으로 각각 표시하여, 임계값 개수 만큼의 결함 이미지들을 생성하고, 생성한 결함 이미지들을 비교 가능한 형태로 나열하여 시각화 하며,

다수의 반도체 이미지들은,

다수의 웨이퍼 이미지들 또는 다수의 다이 이미지들인 것을 특징으로 하는 반도체 결함 시각화 시스템.

발명의 설명

기술 분야

[0001] 본 발명은 반도체/공정 검사 기술에 관한 것으로, 더욱 상세하게는 반도체 결함을 시각화하는 방법 및 시스템에 관한 것이다.

배경 기술

[0002] 웨이퍼의 결함은 발생 원인과 수율에 미치는 정도가 다양한데, 특정 위치에 반복적으로 발생하는 결함은 경우에 따라 빠른 조치가 필요한 심각한 결함일 가능성이 높다.

[0003] 이에, 웨이퍼의 결함에 대한 반복 패턴과 군집 패턴을 분석하는 것이 필요하다. 현재 대표적으로 행해지는 분석 기법은 웨이퍼에서 검출한 결함들을 결함 위치에 따라 결함 맵(Defect Map)에 점들로 나타내어 분포 패턴을 분석하는 것이다.

[0004] 하지만, 이 분석 방법은 점들의 밀도가 일정 수준을 넘은 영역들에 대해 밀도를 구분/비교할 수 없으며, 표시 가능한 점들의 개수에도 한계가 있어, 하나의 웨이퍼에 대한 분석에만 이용되고 있다.

[0005] 결함의 반복 패턴과 군집 패턴을 신뢰성 있게 분석하려면, 많은 웨이퍼들에서 검출한 결함들을 취합하여 분석할 것이 요구되는 바, 이를 효과적을 수행할 수 있도록 하기 위한 방안의 모색이 요청된다.

발명의 내용

해결하려는 과제

[0006] 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 다수의 반도체들에서 검출한 결함 위치들로부터 결함 개수 맵을 생성하여 다중 임계값 기반으로 결함 이미지들을 다중으로 생성하는 반도체 결함 시각화 방법 및 시스템을 제공함에 있다.

과제의 해결 수단

- [0007] 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 반도체 결함 시각화 방법은, 다수의 반도체 이미지들에서 검출된 결함 위치 정보들을 획득하는 단계; 결함 위치 정보들을 이용하여, 다수의 셀들로 구획된 맵의 각 셀들에, 해당 셀들에 위치하는 결함의 개수들을 각각 수록하는 단계; 및 맵을 이용하여, 다수의 반도체들에서 발생한 결함들에 대한 정보를 시각화 하는 단계;를 포함한다.
- [0008] 그리고, 본 발명의 일 실시예에 따른 반도체 결함 시각화 방법은, 임계값을 설정하는 단계;를 더 포함하고, 시각화 단계는, 맵에서, 결함 개수가 임계값 이상인 셀들은 제1 타입으로, 결함 개수가 임계값 미만인 셀들은 제2 타입으로, 각각 표시하여, 결함 이미지를 생성할 수 있다.
- [0009] 또한, 제1 타입은, 제1 픽셀 값으로 셀을 표시하는 타입이고, 제2 타입은, 제2 픽셀 값으로 셀을 표시하는 타입일 수 있다.
- [0010] 그리고, 제1 타입은, 제1 픽셀 값으로 셀을 표시하는 타입이고, 제2 타입은, 결함 개수가 임계값 미만인 셀들을 결함 개수에 따라 각기 다른 픽셀 값으로 셀을 표시하는 타입일 수 있다.
- [0011] 또한, 설정 단계는, 다수의 임계값들을 설정하고, 시각화 단계는, 다수의 임계값들에 따라 생성한 결함 이미지들을 생성하며, 반도체 결함 시각화 방법은, 결함 이미지들을 비교 가능한 형태로 나열하는 단계;를 더 포함할 수 있다.
- [0012] 그리고, 본 발명의 일 실시예에 따른 반도체 결함 시각화 방법은, 결함 이미지들 중 적어도 2개의 결함 이미지들 간의 차 이미지를 생성하는 단계;를 더 포함할 수 있다.
- [0013] 또한, 맵은, 그리드 타입으로 다수의 셀들이 구획된 맵일 수 있다.
- [0014] 그리고, 다수의 반도체들은, 다수의 웨이퍼들 또는 다수의 다이들일 수 있다.
- [0015] 한편, 본 발명의 다른 실시예에 따른 반도체 결함 시각화 시스템은, 다수의 반도체 이미지들에서 검출된 결함 위치 정보들을 수신하는 통신부; 및 결함 위치 정보들을 이용하여, 다수의 셀들로 구획된 맵의 각 셀들에, 해당 셀들에 위치하는 결함의 개수들을 각각 수록하고, 맵을 이용하여 다수의 반도체들에서 발생한 결함들에 대한 정보를 시각화 하는 프로세서;를 포함한다.

발명의 효과

- [0016] 이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 많은 웨이퍼들에서 검출된 많은 결함들이 취합된 결함 이미지들이 다중 임계값들에 따라 결함 개수의 식별이 용이하도록 시각화 되어 제공되므로, 결함의 위치별 군집/분포 패턴과 반복 패턴에 대한 파악/분석을 용이하게 한다.

도면의 간단한 설명

- [0017] 도 1은 본 발명의 일 실시예에 따른 반도체 결함 시각화 시스템의 블록도,
 도 2는 본 발명의 다른 실시예에 따른 반도체 결함 시각화 방법의 설명에 제공되는 흐름도,
 도 3은, 도 2에 도시된 반도체 결함 시각화 방법의 부연 설명에 제공되는 도면,
 도 4는 바이너리 타입의 결함 이미지들과 그레이스케일 타입의 결함 이미지들을 상세히 나타낸 도면,
 도 5는 본 발명의 또 다른 실시예에 따른 반도체 결함 시각화 방법의 설명에 제공되는 도면,
 도 6은 결함에 대한 웨이퍼 상의 위치와 다이 상의 위치의 차이를 나타낸 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0018] 이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
- [0019] 1. 반도체 결함 시각화 시스템
- [0020] 도 1은 본 발명의 일 실시예에 따른 반도체 결함 시각화 시스템의 블록도이다. 이해와 설명의 편의를 위해, 도 1에서는 반도체 결함 시각화 시스템(100) 외에, 광학 검사(Optical Inspection) 장비(10)를 더 도시하였다.
- [0021] 본 발명의 실시예에 따른 반도체 결함 시각화 시스템(100)은, 반도체 공정 중에 광학 검사 장비(10)가 웨이퍼 이미지들을 생성하여 검출한 결함 위치들로부터 결함 개수 맵(Defect Count Map)을 도출한다.

- [0022] 그리고, 본 발명의 실시예에 따른 반도체 결함 시각화 시스템(100)은, 결함 개수 맵으로부터 결함 이미지를 생성하는데, 다중 임계값을 이용하여 결함 이미지들을 다중으로 생성한다.
- [0023] 이와 같이, 본 발명의 실시예에 따른 반도체 결함 시각화 시스템(100)은, 다수의 웨이퍼들에서의 결함 위치들을 다중 임계값을 기반으로 위치별 발생 빈도에 따라 시각화하여, 결함의 위치별 군집/분포 패턴과 반복 패턴을 시각화하여 제공할 수 있게 된다.
- [0024] 2. 반도체 결함 시각화 방법
- [0025] 도 2는 본 발명의 다른 실시예에 따른 반도체 결함 시각화 방법의 설명에 제공되는 흐름도이다.
- [0026] 도 2에 도시된 바와 같이, 먼저 반도체 결함 시각화 시스템(100)이 다수의 웨이퍼 이미지들에서 검출된 결함들에 대한 위치 정보들을 광학 검사 장비(10)로부터 획득한다(S210).
- [0027] S210단계에서 획득하는 결함 위치들은 하나가 아닌 다수의 웨이퍼들에서 검출된 결함들에 대한 위치들을 취합한 것이다. 취합할 웨이퍼의 개수에 대한 제한은 없다.
- [0028] 도 3의 좌측에는 다수의 웨이퍼들(Many Wafers)에서 검출된 결함들의 위치들을 취합한 결과(Defect Location Data)를 도식적으로 나타내었다.
- [0029] 다음, 반도체 결함 시각화 시스템(100)은 결함 개수 맵의 생성에 필요한 그리드 사이즈를 설정/입력 받고(S220), 다중 결함 이미지를 생성하는데 필요한 다중 임계값들을 설정/입력받는다(S230).
- [0030] 반도체 결함 시각화 시스템(100)은 S210단계에서 획득된 결함 위치 정보들을 이용하여 결함 개수 맵을 생성한다(S240). 결함 개수 맵은 다수의 셀들로 구성된 그리드 타입의 맵으로, 각 셀들에는 그에 위치하는 결함들의 개수가 수록된다.
- [0031] 도 3의 중앙에는 결함 위치 정보들로부터 결함 개수 맵을 생성한 결과가 예시되어 있다. 도시된 바와 같이, 결함 개수 맵은 결함 개수를 셀 별로 나타낸 맵에 해당한다.
- [0032] S240단계에서 생성된 결함 개수 맵을 저장함에 있어, 반도체 결함 시각화 시스템(100)은 각 셀들에 수록된 숫자들을 이차원 배열(2D array)하여 저장할 수 있다.
- [0033] 결함 개수 맵은 다음의 수학적식으로 표현 가능하다.
- [0034]
$$\text{DefectCountMap}_k(i, j) = \text{the number of defects of wafer}_k \text{ in grid}(i, j)$$
- [0035]
$$\text{DefectCountMap}_{All}(i, j) = \sum_{k=1}^n \text{DefectCountMap}_k(i, j)$$
- [0036] 첫 번째 수학적식은 웨이퍼 1개에 대한 결함 개수 맵이고, 두 번째 수학적식은 웨이퍼 n개에 대한 결함 개수 맵으로, 본 발명의 실시예에서 이용되는 결함 개수 맵은 두 번째 수학적식에 따른 결함 개수 맵이다.
- [0037] 한편, S220단계에서 설정/입력되는 그리드 사이즈는 결함 개수 맵을 구성하는 셀들의 가로/세로 길이를 의미한다.
- [0038] 다음, 반도체 결함 시각화 시스템(100)은 S240단계에서 생성된 결함 개수 맵으로부터 S230단계에서 설정/입력된 다중 임계값에 따라 결함 이미지들을 생성한다(S250).
- [0039] S250단계에서 생성되는 결함 이미지는, 1) 바이너리 이미지 타입과 2) 그레이스케일 이미지 타입으로 분류된다. 도 3의 우측 상부에는 바이너리 타입의 결함 이미지들을, 도 3의 우측 하부에는 그레이스케일 타입의 결함 이미지들을, 각각 예시하였다.
- [0040] 그리고, 도 4의 상부에는 바이너리 타입의 결함 이미지들을 다중 임계값들(1, 10, 20, 100, 200, 500, 1000)에 따라 상세히 나타내었다. 구체적으로,
- [0041] 1) "Binary_1" 이미지는 결함 개수가 1개 이상인 셀은 흰색(휘도값: 255)으로 나타내고, 결함 개수가 1개 미만인 셀은 검정색(휘도값: 0)으로 나타낸 결함 이미지이고,
- [0042] 2) "Binary_10" 이미지는 결함 개수가 10개 이상인 셀은 흰색으로 나타내고, 결함 개수가 10개 미만인 셀은 검

정색으로 나타낸 결함 이미지이고,

[0043] 3) "Binary_20" 이미지는 결함 개수가 20개 이상인 셀은 흰색으로 나타내고, 결함 개수가 20개 미만인 셀은 검정색으로 나타낸 결함 이미지이고,

[0044] ...

[0045] 7) "Binary_1000" 이미지는 결함 개수가 1000개 이상인 셀은 흰색으로 나타내고, 결함 개수가 1000개 미만인 셀은 검정색으로 나타낸 결함 이미지이다.

[0046] 바이너리 타입의 결함 이미지는 다음의 수학식으로 표현 가능하다.

[0047]
$$\text{Binary}(i, j) = \begin{cases} 0, & \text{if DefectCountMap}(i, j) < 1 \\ 255, & \text{if DefectCountMap}(i, j) \geq 1 \end{cases}$$

[0048]
$$\text{Binary}_N(i, j) = \begin{cases} 0, & \text{if DefectCountMap}(i, j) < N \\ 255, & \text{if DefectCountMap}(i, j) \geq N \end{cases}$$

[0049] 첫 번째 수학식은 임계값이 1인 경우에 대한 바이너리 타입의 결함 이미지를, 두 번째 수학식은 임계값이 N인 경우에 대한 바이너리 타입의 결함 이미지를, 각각 나타낸 수학식이다. 후자가 일반적인 수학식이다.

[0050] 도 4의 하부에는 그레이스케일 타입의 결함 이미지들을 다중 임계값들(1, 10, 20, 100, 200, 500, 1000)에 따라 상세히 나타내었다. 구체적으로,

[0051] 1) "Grayscale_1" 이미지는 결함 개수가 1개 이상인 셀은 흰색으로 나타내고, 결함 개수가 0개 셀은 검정색으로 나타내며, 결함 개수가 0~1개 사이인 셀은 결함 개수에 비례하는 레벨의 그레이 색으로 나타낸 결함 이미지이고,

[0052] 2) "Grayscale_10" 이미지는 결함 개수가 10개 이상인 셀은 흰색으로 나타내고, 결함 개수가 0개 셀은 검정색으로 나타내며, 결함 개수가 0~10개 사이인 셀은 결함 개수에 비례하는 레벨의 그레이 색으로 나타낸 결함 이미지이고,

[0053] 3) "Grayscale_20" 이미지는 결함 개수가 20개 이상인 셀은 흰색으로 나타내고, 결함 개수가 0개 셀은 검정색으로 나타내며, 결함 개수가 0~20개 사이인 셀은 결함 개수에 비례하는 레벨의 그레이 색으로 나타낸 결함 이미지이고,

[0054] ...

[0055] 7) "Grayscale_1000" 이미지는 결함 개수가 1000개 이상인 셀은 흰색으로 나타내고, 결함 개수가 0개 셀은 검정색으로 나타내며, 결함 개수가 0~1000개 사이인 셀은 결함 개수에 비례하는 레벨의 그레이 색으로 나타낸 결함 이미지이다.

[0056] "Grayscale_1" 이미지의 경우 결함 개수가 0~1개 사이인 셀은 존재하지 않으므로, 그레이스케일로 표현되는 셀은 없다. 그 결과, "Grayscale_1" 이미지는 "Binary_1" 이미지와 동일하다.

[0057] 임계값이 N인 경우에 대한 그레이스케일 타입의 결함 이미지는 다음의 수학식으로 표현 가능하다.

[0058]
$$\text{Grayscale}_N(i, j) = \begin{cases} \text{DefectCountMap}(i, j) \frac{255}{N}, & \text{if DefectCountMap}(i, j) < N \\ 255, & \text{if DefectCountMap}(i, j) \geq N \end{cases}$$

[0059] 바이너리 타입의 결함 이미지와 달리, 그레이스케일 타입의 결함 이미지는, 임계값 미만인 셀들에서의 결함 개수를 짐작할 수 있도록 하여 주며, 이에 따라 위치에 따른 결함 개수의 변경 추이에 대한 정보를 제공한다.

[0060] S250단계를 통해 생성/제공되는 결함 이미지의 종류는 사용자의 선택에 따를 수 있다.

[0061] 한편, 도 4에 나타난 바와 같이, 다중 임계값에 따라 생성된 다수의 결함 이미지들은 비교 가능한 형태로 나열하여 제공한다. 도 4에서의 나열 방식은 가로이지만, 세로나 그리드 형태로 배열하여도 비교 가능할 수 있도록 함께 배열한다면 배열 방식은 크게 문제되지 않는다.


- [0062] 3. 반도체 결함 시각화 방법의 구성
- [0063] 본 발명의 실시예에 따른 반도체 결함 시각화 시스템(100)은, 도 1에 도시된 바와 같이, 통신부(110), 표시부(120), 프로세서(130), 입력부(140) 및 저장부(150)를 포함한다.
- [0064] 통신부(110)는 광학 검사 장비(10)와 통신 연결하여, 웨이퍼들의 결함 위치 정보들을 수신한다.
- [0065] 프로세서(130)는 통신부(110)를 통해 수신된 웨이퍼들의 결함 위치 정보들을 이용하여 결함 개수 맵을 생성하고, 결함 개수 맵으로부터 결함 이미지들을 생성한다.
- [0066] 표시부(120)는 프로세서(130)에 의해 생성된 결함 이미지들이 표시되는 수단이고, 입력부(140)는 결함 이미지 타입, 그리드 사이즈, 다중 임계값 등을 설정/입력받기 위한 수단이다.
- [0067] 저장부(150)는 프로세서(130)가 결함 개수 맵과 결함 이미지들을 생성하는데 필요한 저장 공간을 저장하며, 생성된 결함 개수 맵과 결함 이미지들을 저장하는 저장매체이다.
- [0068] 5. 변형예
- [0069] 지금까지, 반도체 결함 시각화 방법 및 시스템에 대해 바람직한 실시예를 들어 상세히 설명하였다.
- [0070] 위 실시예에서 결함 이미지들은 휘도로서 결함 개수에 대한 정보를 제공하는 흑백 이미지인 것을 상정하였으나, 색상으로 결함 개수에 대한 정보를 제공하는 컬러 이미지로 대체하는 것이 가능하며, 이 경우에도 본 발명의 기술적 사상이 적용될 수 있다.
- [0071] 나아가, 위 실시예에서 다중 임계값들에 따라 다중 결함 이미지들을 생성/제공하는 것을 언급하였는데, 1개의 임계값을 설정/입력하여 도 5에 도시된 바와 같이 하나의 결함 이미지를 생성/제공하는 경우로도, 본 발명의 기술적 사상을 확장할 수 있다.
- [0072] 더 나아가, 웨이퍼들에 대한 결함 이미지가 아닌 다이들에 대한 결함 이미지를 다중 임계값으로 생성하는 것이 가능하다. 다만, 이 경우에는 결함 위치가 웨이퍼 상의 위치가 아닌 다이 상의 위치로 표현되어야 한다. 웨이퍼 상의 위치와 다이 상의 위치의 차이를 도 6에 나타내었다.
- [0073] 한편, 위 실시예에서, 바이너리 타입의 결함 이미지들을 생성/제공하는 경우, 임계값이 다른 2개의 바이너리 타입의 결함 이미지들 간의 차 이미지를 더 제공하는 것이 가능하다. 이를 테면, 도 5에서 "Binary_10" 이미지와 "Binary_20" 이미지의 차 이미지를 제공하면, 결함 개수가 10~20인 셀들에 대한 정보를 제공할 수 있게 된다.
- [0074] 다른 한편으로, 결함 이미지 상에서 흰색으로 표현되는 결함 개수가 임계값 이상인 영역에 임계값을 표시하여, 시인성을 더욱 높일 수 있다.
- [0075] 그리고, 본 발명의 실시예에 따른 반도체 결함 시각화 방법 및 시스템은, 반도체 공정 완료 후는 물론이고 공정 중에도 웨이퍼들/다이들의 결함을 시각화하는데 적용될 수 있다.
- [0076] 한편, 본 실시예에 따른 장치와 방법의 기능을 수행하게 하는 컴퓨터 프로그램을 수록한 컴퓨터로 읽을 수 있는 기록매체에도 본 발명의 기술적 사상이 적용될 수 있음은 물론이다. 또한, 본 발명의 다양한 실시예에 따른 기술적 사상은 컴퓨터로 읽을 수 있는 기록매체에 기록된 컴퓨터로 읽을 수 있는 코드 형태로 구현될 수도 있다. 컴퓨터로 읽을 수 있는 기록매체는 컴퓨터에 의해 읽을 수 있고 데이터를 저장할 수 있는 어떤 데이터 저장 장치이더라도 가능하다. 예를 들어, 컴퓨터로 읽을 수 있는 기록매체는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광디스크, 하드 디스크 드라이브, 등이 될 수 있음은 물론이다. 또한, 컴퓨터로 읽을 수 있는 기록매체에 저장된 컴퓨터로 읽을 수 있는 코드 또는 프로그램은 컴퓨터간에 연결된 네트워크를 통해 전송될 수도 있다.
- [0077] 또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

부호의 설명


- [0078] 10 : 광학 검사 장비
- 100 : 반도체 결함 시각화 시스템

도면


도면1




도면2




도면3




도면4



도면5



도면6



【심사관 직권보정사항】

【직권보정 1】

【보정항목】 청구범위

【보정세부항목】 청구항 9

【변경전】

제1 픽셀 값으로 결함 개수가

【변경후】

제1 픽셀 값으로, 결함 개수가