

数字 VLSI (作业3)

2022310976 江之行

一、(1)

对于三输入 NAND 有 $G = \frac{5}{3}$, $\therefore H = GF_B = \frac{5}{3} \times 48 = 80$

$\hat{N} = \log_4 80 = 3.16$, $\therefore N$ 取整数且为偶数, $\therefore N = 2$

即插入 2 个反相器

(2) $g_1 = \frac{5}{3}$, $g_2 = 1$, $g_3 = 1$, $h = \sqrt[3]{H} = \sqrt[3]{80} = 4.3$

$f_1 = h/g_1 = 3.44$ $f_2 = f_3 = h/g_2 = 4.3$

$\therefore$ 尺寸系数 $S_1 = f_1 g_1 / g_2$ $S_1 = 1$

$S_2 = f_1 g_1 / g_2 = 4.3$

$S_3 = f_1 f_2 g_1 / g_3 = 18.5$

$\therefore D = \sum P_j + N \cdot h = 17.9$

二、① 亚阈值漏电 I_{sub}

亚阈值漏电

② 漏极泄漏电流 I_{leak}

次表面 BT BT 漏电

反偏 PN 结漏电

GIDL 栅感应漏端漏电

③ 栅极漏电流 I_{gs} , I_{gd}

栅氧漏电

三、 $P = C_L V_{DD}^2 \alpha_{0-1} f = 450 \text{ pF/mm}^2 \cdot 70 \text{ mm}^2 \cdot 0.9 \text{ V}^2 \cdot 0.1 \cdot 450 \text{ MHz}$
 $= 1.15 \text{ W}$

四、 G_3 的最外侧的 NMOS 管, G_2 的最外侧与 ~~次外侧~~ 的 NMOS 管

可以考虑采用高阈值电压器件单元。与非门的 NMOS 管 ~~堆叠~~

堆叠 ~~可以~~, 由于亚阈值漏电流, 源漏都会产生压降, 减小了上

方 NMOS 管的 V_{gs} , V_{bs} , V_{ds} , 可以减小漏电, 但 ~~阈值~~ 器件压降更大, 但

如果放置在内侧会有更大的 BT BT 电流, 因此 G_1 不能放, G_2 和 G_3 的最外侧可放