

数字VLSI(作业6)

2022310976 江之行

1. (a)

长距离的信号传输采用降摆幅技术可以减少功耗和延时,接收端逻辑采用SSDL可用于恢复摆幅

(b) ① sample 相位, $\phi=0$, 上 PMOS 通, 中 NMOS 截止, 下 NMOS 通, 阴影部分不工作, x 和 $\bar{x}$ 为 input 的对应逻辑输出, 实现采样

② set 相位, $\phi=1$, 上 PMOS 截止, 中 NMOS 通, 下 NMOS 截止

阴影部分工作, x 和 $\bar{x}$ 分别作为对方反相器的输入, 多次放大至全摆幅

(c) 是一个锁存灵敏放大器, 将 x 和 $\bar{x}$ 放大的电位差放大至全摆幅

$$2. F = AB + \bar{A}B = B$$

$$3. (a) A=0, B=0 \text{ 时, } Y=1$$

$$A=1, B=1 \text{ 时, } Y=0$$

$$A=1, B=0 \text{ 时, } Y=0$$

$$A=0, B=1 \text{ 时, } Y=0$$

$$\Rightarrow Y = \overline{AB}$$

(b) 有比逻辑, 当 A, B 中仅一个为 1 时, 可视为 PMOS 模型, 低电平与尺寸相关