


2022-2023 《数字 VLSI》第五次课程作业


1. 一个反相器驱动一条长度为 L 的 M1 层的互连线，已知该段导线的寄生电感可以忽略，单位长度的寄生电阻为 $R/10$ ，互连线与衬底、相邻导线、上层金属之间都存在寄生电容，单位长度的寄生电容的大小和周围导线的情况如下图（横截面图）所示，假设驱动反相器的输出电阻为 R ，反相器自身的本征电容为 $0.2C$ ，请计算反相器传播延时的最大值和最小值。（提示：请考虑串扰对延时的影响）



2. 已知一段导线的特征阻抗为 $50\ \Omega$ ，电磁波通过该导线的波速为 $1.5 \times 10^8\text{m/s}$ ，单位长度电阻为 $0.1\ \Omega/\mu\text{m}$ ，单位长度寄生电容为 $1\text{fF}/\mu\text{m}$ ，输入信号的翻转时间是 2.3ps ，驱动逻辑门的传播延时为 0.7ps ，如果导线长度是 $500\ \mu\text{m}$ ，通过定量计算说明计算该导线上的信号延时应该采用何种互连线模型？
3. 请分析基于传输管（开关）的交叉开关(crossbar)和基于 2 选 1 MUX 的交叉开关数据传播延时和连接的通信节点数 N 之间的关系，——用关于 N 的复杂度表示，例如，如果和 N 为平方关系，则为 $O(N^2)$ 。注意，考虑输入端和输出端存在驱动器的情况，假设所有通信节点的输入和输出驱动器相同。

数字VLSI (作业5)

江之行 2022310976



$$T_D = a_2 RC + \frac{r_0 C L^2}{2}, \text{ 其中, } r = \frac{R}{l_0}, 3C < C < 11C$$

$$\therefore t_{pmax} = a_6 \cdot a_2 RC + a_3 8 \frac{R}{l_0} \cdot 11 C L^2 = a_1 38 RC + a_4 18 R C L^2$$

$$t_{pmin} = a_6 \cdot a_2 R e + a_3 8 \frac{R}{l_0} \cdot 3 C L^2 = a_1 38 RC + a_1 14 R C L^2$$

2. $R = a_1 \Omega/\mu m \cdot 500 \mu m = 50 \Omega < Z_0 = 250 \Omega$

$$2.5 t_f = 2.5 L/u = 2.5 \times 500 \times 10^{-6} / 1.5 \times 10^8 = 8.33 ps > 2.3 ps$$


$\therefore$ 应采用有损传输线模型

3. ~~传输管的交叉开关: $t_p \propto O(V^2)$~~

2022-2023 《数字 VLSI》第六次课程作业


(一) 右图是SSDL (Sample-Set Differential Logic)逻辑的结构示意图,SSDL是灵敏放大器逻辑的一种,用于把小摆幅的差分信号放大成大摆幅的输出信号。图中的信号 ϕ 是时钟信号,逻辑门差分输入、差分输出,在时钟的控制下电路的工作分为两个相位,依次是sample相位($\phi=0$,用于记录输入信号的差分)和set相位($\phi=1$,将输出信号的差分放大到全摆幅)。

- 请说出SSDL逻辑的一种用途;
- 请描述在sample相位和set相位 X 和 $\bar{X}$ 电平的变化情况;
- 请指出图中阴影部分电路的作用。




阴影部分就是两个反相器首尾相连

(二) 写出下面电路对应的输出布尔表达式:



(三) 下面电路的逻辑功能是什么?它属于有比逻辑还是无比逻辑?



数字VLSI(作业6)

2022310976 江之行

1. (a)

长距离的信号传输采用降摆幅技术可以减少功耗和延时,接收端逻辑采用SSDL可用于恢复摆幅

(b) ① sample 相位, $\phi=0$, 上 PMOS 通, 中 NMOS 截止, 下 NMOS 通, 阴影部分不工作, x 和 $\bar{x}$ 为 input 的对应逻辑输出, 实现采样

② set 相位, $\phi=1$, 上 PMOS 截止, 中 NMOS 通, 下 NMOS 截止

阴影部分工作, x 和 $\bar{x}$ 分别作为对方反相器的输入, 多次放大至全摆幅

(c) 是一个锁存灵敏放大器, 将 x 和 $\bar{x}$ 放大的电位差放大至全摆幅

$$2. F = AB + \bar{A}B = B$$

3. (a) $A=0, B=0$ 时, $Y=1$

$A=1, B=1$ 时, $Y=0$

$A=1, B=0$ 时, $Y=0$

$A=0, B=1$ 时, $Y=0$

$$\Rightarrow Y = \overline{AB}$$

(b) 有比逻辑, 当 A, B 中仅一个为 1 时, 可视为 PMOS 模型, 低电平与尺寸相关

2022-2023 《数字 VLSI》第七次课程作业

(一) 已知对一个数字电路最坏情况下绝对时钟抖动 $t_{\text{jitter}}=0.05\text{ns}$, 假设布线后可能的最大时钟偏差绝对值 $t_{\text{skew}}=0.3\text{ns}$, 要求最高时钟频率大于等于 400MHz , 其中一级流水线电路逻辑部分的最长延时 $t_{\text{logic}}=1\text{ns}$, 污染延时 $t_{\text{logic, cd}}=0.1\text{ns}$ 。

两端寄存器的建立时间 $\text{setup}=0.5\text{ns}$, 维持时间 $\text{hold}=0\text{ns}$, 传播延时 $t_{\text{clk-q}}=0.4\text{ns}$, 污染延时 $t_{\text{clk-q, cd}}=0.2\text{ns}$ 。请回答下列问题:



(1) 定量说明考虑最坏情况时, 这段电路是否能够保证满足性能要求;

(2) 考虑最坏情况, 这段电路会不会出现竞争 (即 hold 错误)?

(二) 下图是一个 4×4 的 Wallace tree 乘法器的部分积累加部分的结构图, $X(x_3x_2x_1x_0)$ 是被乘数, $Y(y_3y_2y_1y_0)$ 是乘数, Z 是积。设半加器 (HA) 和全加器 (FA) 的所有输入到输出端的延时都等于 t , 由输入得到每个部分积的时间也等于 t 。

(1) 如果采用行波进位传播加法器作为最终相加加法器, 请写出原始输入到乘积 (z_7-z_0) 各位的延时。


(2) 优化设计: 请以 HA、FA 和多路选择器 (MUX) 构成一个最小规模的进位选择加法器来实现最终相加, 并使得整个乘法器的传播延时最短, 假设 MUX 的延时也等于 t 。



(三) 下图为一位加法器的逻辑图，其中 **AND** 门、**OR** 门的延时为 a , **XOR** 门的延时为 b 。现由这样的一位加法器构成 N 位逐位进位加法器，如果最低位加法器的进位输入与各位加数同时到达，求完成一次 N 位加法运算时，

- (1) 产生最终所有“和”位所需要的时间。
- (2) 产生最终“进位输出”所需要的时间。
- (3) 为使产生最终所有“和”位所需要的时间等于产生最终“进位输出”所需要的时间， a 和 b 之间应满足什么关系？

注意：最低位的进位输入与加数、被加数 (x, y) 同时到达。



$$2(N-1)a + 3b$$



《数字 VLSI》第七次作业

2022310976 江之行

1. (1) 最坏情况:

$$\text{有 } t_{clk-q} + t_{logic} + \text{setup} < T - t_{skew} - 2t_{jitter}$$

$$0.4 + 1 + 0.5 < 2.5 - 0.3 - 0.1 \quad \therefore \text{满足}$$

(2) 最坏情况:

$$\text{有 } t_{clk-q, cd} + t_{logic, cd} > \text{hold} + t_{skew} + 2t_{jitter}$$

$$0.2 + 0.1 > 0 + 0.3 + 0.1 \quad \therefore \text{不满足, 会出现 hold 错误}$$

2. (1) $z_0 = t, z_1 = 2t, z_2 = 3t, z_3 = 4t$

$z_4 = 5t, z_5 = 6t, z_6 = 7t, z_7 = 7t$

3. (1) $T = b + 2a(N-1) + b = 2a(N-1) + 2b$

(2) $t = b + 2aN$

(3) 要满足 $2b + 2(N-1)a = 2Na + b$

$$\Rightarrow b = 2a$$

展开 »

43 /44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

1.判断题 (2分)

静态互补CMOS反相器在输入信号翻转过程中NMOS管和PMOS管总是只有一个导通，不会同时导通。



本题得分: 2分
正确答案: 错误

2.判断题 (2分)

当电源电压低于MOS管的阈值电压后逻辑门将无法正常工作。



本题得分: 2分
正确答案: 错误

3.判断题 (2分)

可靠工作的反相器的VTC曲线按照导数可以分为三个区间，从左到右依次是导数>-1,导数<-1，导数>-1，它们之间的分界点对应反相器的最低输入高电平和最高输入低电平。



本题得分: 2分
正确答案: 正确

4.判断题 (2分)

MOS管的栅氧漏电流随着氧化层变薄而增大，随着Vgs增大而增大。



本题得分: 2分
正确答案: 正确

5.判断题 (2分)

对称反相器中PMOS管的尺寸通常大于NMOS管的尺寸，原因是空穴迁移率比电子迁移率小，所以PMOS管的工艺跨导因子小于NMOS管。



本题得分: 2分
正确答案: 正确

展开 >>

43 /44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

对于一条长的互连线，为了缩短信号延时应该放置尽量多的buffer作为中继器。



本题得分: 2分
正确答案: 错误

7.判断题 (1.5分)

相同工艺下，芯片的面积越大，成本越高。



本题得分: 1.5分
正确答案: 正确

8.单选题 (2分)

关于PMOS管的源、漏端定义，下列说法正确的是（）

- ☐ A 电路图中位于上方的一端是源端，下方的一端是漏端
- ☐ B 与衬底相连的一端是源端，另一端是漏端
- ☐ C 电位低的一端是源端，电位高的一端是漏端
- ☒ D 电位高的一端是源端，电位低的一端是漏端

本题得分: 2分
正确答案: D

9.判断题 (2分)

MOS管的阈值电压受衬底偏置电压的影响，我们可以通过调节衬底电位来间接调节电路的漏电流功耗和门延时



本题得分: 2分
正确答案: 正确

10.单选题 (2分)

下列几种逻辑门的逻辑努力最大的是（）

- ☐ A 静态互补CMOS反相器
- ☐ B 动态逻辑反相器
- ☐ C 静态互补CMOS2输入与非门
- ☒ D 静态互补CMOS2输入或非门

展开 >>

43 /44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

11.单选题 (2分)

现在的高性能大规模数字芯片都会有大量的电源/地引脚，其主要原因是（）

- ☐ A 增加引脚数量，可以让芯片和电路板连接更加牢固。
- ☒ B 增加电源/地引脚的数量可以减小电源/地线上的寄生电阻和寄生电感，让电源电压更加稳定
- ☐ C 芯片里每一个电路模块电源/地都是独立的，每个模块一对电源/地引脚，电路规模越大需要的电源/地越多
- ☐ D 为了电路板布线更方便，电源可以从任意方向连接芯片

本题得分：2分
正确答案： B

12.判断题 (1.5分)

在时钟驱动器附件放置去耦电容可以减小时钟偏差

- ☒ 对
- ☐ 错

本题得分：0分
正确答案： 错误

13.单选题 (2分)

根据摩尔定律，集成电路工艺的特征尺寸每代会变为原来的（）

- ☐ A 1/2
- ☒ B 0.707
- ☐ C 1/4
- ☐ D 2

本题得分：2分
正确答案： B

14.单选题 (2分)

下列几种加法器结构中在加数位数较大时延时最短的是（）

- ☐ A 串行进位加法器
- ☐ B 进位选择加法器
- ☒ C Kogge-Stone树型加法器
- ☐ D 进位旁路加法器

本题得分：2分
正确答案： C

展开 >>

43 /44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

一个NMOS管的源端接地，栅电压为1.8V，漏端电压为0.2V，衬底接地，已知其阈值电压等于0.3V，则此MOS管的工作区是（）

- ☐ A 截止区
- ☒ B 饱和区
- ☐ C 速度饱和区
- ☐ D 线性（电阻）区

本题得分: 0分
正确答案: D

16.判断题 (2分)

静态互补CMOS逻辑门的噪声容限总是等于VDD/2，与器件的尺寸系数无关。

- ☒ 正确
- ☒ 错误

本题得分: 2分
正确答案: 错误

17.单选题 (2分)

下列电源电压范围最有可能使得电路获得最小能耗延时积的是（）（Vt为阈值电压）

- ☐ A $V_{dd} < V_t$
- ☒ B $V_t < V_{dd} < 2V_t$
- ☐ C $V_{dd} \gg 2V_t$
- ☐ D $V_{dd} \ll V_t$

本题得分: 2分
正确答案: B

18.多选题 (4分)

互连线串扰对数字电路的主要危害有（）

- ☒ A 增加电路的延时
- ☒ B 增加电路延时的不确定性，引起时序错误
- ☒ C 增加信号的电位的不稳定性，引起逻辑错误
- ☐ D 造成电路器件损坏，缩短芯片使用寿命

本题得分: 0分
正确答案: B,C (少选不得分)

19.多选题 (4分)

一个数字电路的平均功耗和下列哪些量成正比()

展开 »

43 /44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

☐ B 工作频率

☒ C 电路的寄生电容

☐ D 全摆幅时的电源电压

本题得分: 0分

正确答案: A,B,C (少选不得分)

20.单选题 (2分)

如果要设计一个异或门, 通常情况下我们应该选用下面哪个逻辑类型实现?

☐ A 静态互补CMOS逻辑

☐ B 伪nMOS逻辑

☒ C 传输管逻辑

☐ D 动态逻辑

本题得分: 2分

正确答案: C

21.填空题 (2分)

信号经过长导线的传播延时和导线长度的^{✓2}次方成正比? (注: 请使用阿拉伯数字填写)

本题得分: 2分

正确答案:

填空1: 2

可乱序作答

22.填空题 (3分)

对于常规的阵列乘法器中使用的进位保留加法器, 一个N位加法器把^{×N}个N位数相加, 输出^{✓2}个N位的结果字。(注: 请使用阿拉伯数字填写)

本题得分: 1分

正确答案:

填空1: 3

填空2: 2

23.填空题 (4分)

已知图中电路VDD=2.5V, MOS管阈值电压Vt=0.4V, 则图中X点的电压最高为^{✓2.1} V, OUT点的电压最高可达到^{×2.1} V。(不考虑电容耦合引起的电压过冲的情况, 保留小数点后1位)

展开 >>

43 /44题

1

2

3

4

5

6

7

8

9


10

11

12

13

14



本题得分: 2分


正确答案:

填空1: 2.1

填空2: 1.7

24.单选题 (2分)

请写出下面逻辑门所对应的布尔表达式是



- A. $\overline{A+B+C}$ B. $\overline{ABC}$ C. $A+B+C$ D. ABC

- ☒ A 图中A
☐ B 图中B
☐ C 图中C
☐ D 图中D

本题得分: 2分

正确答案: B

25.单选题 (2分)

在下面的晶体管剖面图中依次标出各个编号所指的部位对应的MOS管的结构名称和此晶体管的类型, 表述正确的是____

展开 >>

43 / 44题

1

2

3

4

5

6

7

8

9


10

11

12

13

14




- ☐ A 栅、源/漏区、源/漏区、衬底、NMOS
☐ B 衬底、源/漏区、源/漏区、栅、PMOS
☒ C 栅、源/漏区、源/漏区、衬底、PMOS
☐ D 源/漏区、栅、衬底、源/漏区、NMOS

本题得分：2分

正确答案： C

26. 填空题 (2分)

下图电路中考虑电源/地线寄生电阻引起的IR drop影响，已知右侧反相器由高向低翻转时的最大放电电流为5uA，nMOS的阈值电压等于0.35V，为了不使M1管在其输入逻辑值为0时发生严重电荷泄漏，图中右侧反相器的GND端和M1源极之间的寄生地线电阻R不能超过_ 未作答 $k\Omega$ 。



本题得分：0分

正确答案:

填空1 : 70

27.填空题 (2分)

已知一个由两级上升沿触发的寄存器和一个组合逻辑路径组成的时序路径的中寄存器的建立时间都等于0.8ns, 时钟至输出 (clock to Q) 的延时都等于1ns, 中间的组合逻辑部分的传播延时等于2.2ns, 当这个路径的寄存器时钟之间存在一个正向

展开 >>

43 /44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14



本题得分: 2分
正确答案:
填空1 : 3.8

28.填空题 (4分)

如果想利用一个5位加法器电路计算A-B, 已知A和B都是正数, 其中B=00110 (二进制), 那么加法器的两个加数输入端一个输入A, 另一个应该输入的二进制数是_ $\times 11010$, 进位输入应该输入_ $\times 0$ 。

本题得分: 0分
正确答案:
填空1 : 11001
填空2 : 1

29.判断题 (2分)

集成电路加工时先制备晶体管后制备互连线。

☒ ☐

本题得分: 2分
正确答案: 正确

30.判断题 (2分)

数字集成电路的延时是由于器件和互连线存在寄生电容和寄生电阻造成的。

☒ ☐

本题得分: 2分
正确答案: 正确

31.判断题 (2分)

波茨编码只适用于有符号数乘法器, 不适用于无符号数相乘的情况。

☐ ☒

本题得分: 2分
正确答案: 错误

32.判断题 (2分)

MOS管在速度饱和情况下的漏源电流不随栅-源电压的变化而变化。

☐ ☒

展开 >>

43 /44题

- 1
- 2
- 3
- 4
- 5
- 6
- 7
- 8
- 9
- 10
- 11
- 12
- 13
- 14

33.多选题 (4分)

在纳米工艺下，下列变化中会引起一个NMOS管的阈值电压降低的是 ()

- ☐ A 升高源端电位（同时保持衬底接地）
- ☒ B 减小沟道长度
- ☒ C 减薄氧化层厚度
- ☒ D 升高温度

本题得分: 4分
正确答案: B,C,D (少选不得分)

34.判断题 (2分)

差分串联电压开关逻辑（DCVSL）使得有比逻辑的输出达到了全摆幅，并消除了静态功耗（不考虑晶体管的漏电流的情况下）。

☒ ☐

本题得分: 2分
正确答案: 正确

35.判断题 (2分)


温度分布不均匀是引起芯片内时钟偏差的主要原因之一。

☒ ☐

本题得分: 2分
正确答案: 正确

36.单选题 (2分)

下列VTC曲线图对应功能正确的反相器的是: ()



- ☒ A
- ☐ B
- ☐ C

展开 >>

43 /44题

- 1
- 2
- 3
- 4
- 5
- 6
- 7
- 8
- 9
- 10
- 11
- 12
- 13
- 14

本题得分: 2分
正确答案: A

37.单选题 (2分)


判断一个电路是否是时序逻辑电路，关键看它 ()

- ☒ A 是否有时钟信号
- ☐ B 是否存在反馈
- ☒ C 是否具有记忆功能
- ☐ D 是否输出结果随时钟不断变化

本题得分: 2分
正确答案: C

38.单选题 (2分)

对于下图的强制写入锁存器，I1和I2两个反相器的驱动能力哪一个应该更强 ()




- ☒ A I1
- ☐ B I2
- ☐ C 一样强

本题得分: 2分
正确答案: A

39.单选题 (2分)

下图电路的功能是 ()



- ☒ A 上升沿触发的寄存器
- ☐ B 下降沿触发的寄存器
- ☐ C 正电平锁存器
- ☐ D 负电平锁存器

本题得分: 2分
正确答案: A

展开 >>

43 /44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

40.单选题 (2分)

一个多级电路组成的组合逻辑路径，路径延时最小时所对应的优化条件是 ()

☒ A

 各级门的等效扇出相等

☐ B

 各级门的尺寸系数相等

☐ C

 各级门的尺寸系数都取最小值

☒ D

 各级门的门努力相等

本题得分: 2分

正确答案: D

41.单选题 (2分)

对于一个伪NMOS反相器，要实现更低的输出低电平，应该将p管和n管的尺寸之比 W_p/W_n ()

☐ A

 增大

☒ B

 减小

本题得分: 2分

正确答案: B

42.多选题 (4分)

下列情形中会使得存在电容串扰时受害信号线受到更大干扰的是_____

☒ A

 耦合电容更大

☒ B

 干扰信号摆幅大

☒ C

 受害信号线是低阻抗节点（被低的驱动电阻驱动）

☒ D

 干扰信号翻转速度快

本题得分: 0分

正确答案: A,B,D (少选不得分)

43.填空题 (2分)

3输入NAND门（对称设计，假设对称参考反相器的P管和N管尺寸之比是2:1）的逻辑努力等于_ 5/3 _。（注：请填写最简分数，分数线用/表示。）

本题得分: 2分

正确答案:

填空1: 5/3

44.多选题 (2分)

具备下列哪些特征的硬件产品适合采用集成电路实现

☒ A

 有大的销量

展开 »

43 /44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

C 小批量的产品

D 需要快速推出的产品

本题得分: 0分

正确答案: A,B (少选不得分)

清华大学研究生考试试题纸

考试课程 数字大规模集成电路（期末）

2018 年 1 月 12 日

（时间 120 分钟）


一、【20 分，每题 2 分】判断题：请在答题纸上写出下面每项表述的编号，并在正确表述的编号后面打√，错误表述的编号后面打×。

- × (1) 信号通过一条长导线的传播延时与这条导线的长度成正比。
- √ (2) 树型时钟分配方式的时钟偏差控制要比网格型时钟分配差。
- √ (3) 差分串联电压开关逻辑 (DCVSL) 使得有比逻辑的输出达到了全摆幅，并消除了静态功耗（不考虑晶体管的漏电流的情况下）。
- × (4) 对于特征阻抗为 Z 的传输线，无论源端阻抗为 Z 还是终端阻抗为 Z 都可以实现信号传播延时最小。
- × (5) 波茨编码只适用于有符号数乘法器，不适用于无符号数相乘的情况。
- √ (6) C^2MOS 寄存器的主要优点是容忍时钟重叠。
- √ (7) 时序抖动总是造成电路性能的下降，而时钟偏差有时会有利于提高时钟频率。
- × (8) 在时钟驱动器附近放置去耦电容可以减小时钟偏差。
- √ (9) 一个 N 位二进制加法器电路的关键路径是进位传播路径。
- × (10) 多米诺逻辑中动态逻辑门后面的静态反相器的主要作用是产生电荷保持器的反馈电压，在电荷泄漏不严重、不需要保持器的情况下可以省去各级电路的反相器以缩短延时。


二、【20 分】下图是一个边沿触发的寄存器电路图，请回答：

(1) 此电路是上升沿采样还是下降沿采样？【5 分】

(2) 如果电路中的所有反相器延时均为 a ，所有传输门的延时均为 b ，那么请计算它的建立时间，保持时间和传播延时。【15 分】




三、【20 分】一个反相器驱动通过一条 M1 层的互连线驱动另一个逻辑门。已知：该段导线的寄生电阻和电感都可以忽略，它（阴影）与衬底、周边导线之间的寄生电容如下图（横截面图）所示——只需考虑图中画出的电容。假设驱动反相器的输出电阻为 R ，反相器自身的本征电容为 $5C$ ，被驱动逻辑门的输入电容为 $5C$ ，请计算在存在串扰时反相器的传播延时的最大值和最小值。



（接下页）



四、【20 分】右图电路中的 NMOS 和 PMOS 的阈值电压均为 $0.4V$ ， $V_{DDH}=1.0V$ ， $V_{DDL}=0.5V$ ，A 的信号摆幅与 V_{DDL} 相同，请回答下列问题：

- (1) 如果输入 $A=0$ ，请写出稳定状态下 X、Y 和 !A 节点的具体电压值。【6 分】
- (2) 当 A 的逻辑值由 0 向 1 变化，X 点和 Y 点谁的电平先发生变化，还是同时开始变化？【6 分】
- (3) 已知 NMOS 和 PMOS 的工艺增益因子 $k_n=2k_p$ ，它们的 V_{dsat} 均等于 $0.7V$ ，P1 和 P2 对称， $W_{p1}=W_{p2}=W_p$ ，N1 和 N2 对称， $W_{n1}=W_{n2}=W_n$ ，各管的 L 均相同，为了保证电路正常工作， W_p 、 W_n 应满足什么条件？【8 分】



五、【20 分】下图是一个 4 位的条件求和加法器(conditional-sum adder)，图(a)为顶层结构框图，各比特对应一个条件单元(conditional cell)，条件单元的输出连接一系列 2:1 多路选择开关，图中开关旁边的信号表示选择信号；图(b)是条件单元的电路图，请回答下列问题：

- (1) 请写出图(b)条件单元的四个输出信号的逻辑表达式【12 分】
- (2) 如果条件单元的各路延时（四个输出的延时相同）和每级多路选择器的延时都为 t ，请写出 4 位加法器的关键路径延时表达式。【8 分】



清华大学研究生考试试题纸

考试课程 数字大规模集成电路 (期末)


2012 年 1 月 12 日

(时间 120 分钟)


一、判断题：请在答题纸上写出下面每项表述的编号，并在正确表述的编号后面打钩，错误表述的编号后面打X。【10分】

- (1) 温度分布不均匀是引起芯片内时钟偏差的主要原因之一。
- (2) 通过优化寄存器降低芯片的动态功耗，减少内部存储节点的翻转功耗比减少时钟信号翻转的功耗更重要，因为一个寄存器中的主要功耗来自数据信号路径上的节点翻转。
- (3) 在有损传输线中，信号传输同时存在扩散和波的传播两种过程。
- (4) 采用改进的波茨编码技术可以减少二进制乘法计算中的部分积数量，但是增加了部分积运算的复杂度。
- (5) 因为动态逻辑的电路简单，所以总的来讲动态逻辑电路的功耗低于静态逻辑的。


二、指出下列电路逻辑功能，写出所列信号的逻辑表达式：【20分】




(a) $F=?$



(b) $F=?$




(c) $g1=?$
 $g2=?$



(d) $Out=?$

题二图


三、下图是一个上升沿触发的主从型静态寄存器的电路图，输入数据端为D，输出数据端为Q，时钟为CLK。其中，方框中符号表示三态反相器，当ENB=1时， $Z=\bar{A}$ ，当ENB=0，反相器阻塞（Z输出高阻态）。写出图中1，2，3，4各点的信号，补全电路。【8分】



题三图

四、如下图所示的一条时序路径，两个相同的寄存器之间有一段组合逻辑 F，寄存器的电路图如图中所示，已知：寄存器中两级电路的传播延时都是 $t_p=0.3\text{ns}$ ，假设芯片中的所有时钟信号两两之间（包括同一寄存器的正反时钟信号之间）的最大绝对偏差不超过 $|t_{skew}|=0.2\text{ns}$ ，各处的绝对时钟边沿抖动 $t_{jitter}=0.05\text{ns}$ ，


- (1) 图中寄存器属于何种类型？主要优点是什么？【7分】
- (2) 考虑最坏情况，图中寄存器的建立时间和保持时间分别等于多少？【6分】
- (3) 如果要求时钟周期 $T=5\text{ns}$ ，为了保证图中路径满足所有时序要求，求 F 的传播延时的范围。【10分】



题四图

五、如下图所示，一组 4 位总线由 4 条长度为 L 的平行的同层金属线组成（周围不再有其它导线），它们单位长度的对地电容都是 c，相邻两条互连线之间的单位长度线间电容也是 c，单位长度导线的电阻等于 r，如果总线的数据如图所示，从 0101 变为 0110，那么：

- (1) 哪一位的数据最后到达？【8分】
- (2) 如果总线驱动器的等效驱动电阻是 R，信号接收端的负载等于 C_L ，在上述数据变化条件下基于分布 rc 模型分析 in[1] 的数据到终端的传播延时等于多少？（忽略驱动器的本征电容）【8分】




题五图


六、下图的 ALU 的结构中，P ($P_3..P_0$)、K ($K_3..K_0$)、R ($R_3..R_0$) 和 C_{in} 是控制码，A ($a_3..a_0$)、B ($b_3..b_0$) 是输入操作数，请写出计算 $\overline{2A}$ （即 A 左移 1 位后按位取非）的控制码和输入操作数的取值。【10分】

左移一位取非


1293



(a) K/P/R 模块电路



(b) C 模块电路




(c) A/U 结构图

题六图

七、下图是一个 4X4 的 Wallace tree 乘法器的部分积累加部分的结构图， $X(x_3x_2x_1x_0)$ 是被乘数， $Y(y_3y_2y_1y_0)$ 是乘数，设半加器 (HA) 和全加器 (FA) 的所有输入到输出端的延时都等于 t ，由输入得到每个部分积的时间也等于 t 。

(1) 如果采用行波进位传播加法器作为最终相加加法器，请写出原始输入到乘积 (z_7-z_0) 各位的延时。【8 分】

(2) 优化设计：请以 HA、FA 和多路选择器 (MUX) 构成一个最小规模的进位选择加法器来实现最终相加，并使得整个乘法器的传播延时最短，假设 MUX 的延时也等于 t 。【5 分】



题七图