

- 数字系统的时序分类
- 时钟歪斜和时钟抖动
- 时钟系统

第九章

时钟技术


时序与定时

- ✚ 时序：事件发生的时间关系（先后顺序、时间间隔）
 - 为了保证功能正确必须保证正确的时序关系
- ✚ 定时：为保证时序关系而确定事件（如时序单元采样）的时刻
 - 通常情况下时钟信号（全局分布的周期性信号）为系统操作提供定时
 - 自定时(self-time)电路：无时钟

同步 (synchronous)

🌿 信号与本地时钟具有**完全相同的频率**，且与本地时钟间保持已知的**固定的相位差**。


由于信号的确定期与时钟同步，因此可以直接采样；
信号不确定区间的长度决定了系统能工作的最高频率。



中等同步（mesochronous）

🌿 信号与本地时钟具有**完全相同的频率**，但具有**未知的相位差**。


数据在两个不同的时钟域之间传送，需要采用中等同步器使之与接收模块的时钟同步。



近似同步（plesiochronous）

✿ 信号与本地时钟具有**名义上相同的频率**，但**真正的频率却稍有不同**。

- 两个时钟间的相位差将随时间漂移。
- 典型场景：两个彼此通信的模块使用不同的晶振（型号相同），通常在长距离通信中出现，因为短距离通信一般可以共享晶振
- 需要采用缓冲技术以保证能接收到所有的数据。



a3


C3与FIFO输入端的数据同步并与C1中等同步

adm, 2011/12/6

异步 (asynchronous)

🔥 信号不服从本地时钟，**可以在任何时候随意变化**。有两种解决方法：

- 通过检测信号的随意变化并将等待时间 (Latency) 引入到与本地时钟同步的数据流中，以“同步”异步信号。
- 完全取消本地时钟，采用自定时 (self-timed) 的异步电路，通过握手协议实现模块间正确的操作次序。




- 数字系统的时序分类
- 时钟歪斜和时钟抖动
- 时钟系统

第九章

时钟技术

同步时序



时钟周期为T

当R1和R2的时钟信号同时变化时应满足：

$$t_{clk-Q} + t_{p,logic} + t_{setup} \leq T$$

$$t_{cdreg} + t_{cdlogic} \geq t_{hold},$$

时钟歪斜和时钟抖动



时钟歪斜




时钟抖动




时钟歪斜和时钟抖动的来源

时钟延时的分布




时钟歪斜 (Clock Skew)


- 定义：空间上两个不同点处时序上等同的两个时钟沿到达时间的偏差
$$\delta(i, j) = t_i - t_j$$
- 由时钟路径上的失配及时钟负载上的差别引起；因数据与时钟布线的相对方向，时钟歪斜可正可负。
- 具有确定性（从一个周期至下一个周期是时不变的）
- 时钟歪斜不会引起周期的变化，只会引起相移（相位偏移）



正时钟歪斜和负时钟歪斜




(a) 正时钟歪斜（时钟与数据同向传播）





(b) 负时钟歪斜（时钟与数据相向传播）

时钟歪斜对性能和功能的影响



时钟歪斜对性能和功能的影响





一般电路中正时钟歪斜和负时钟歪斜同时存在，因此，时钟歪斜对性能和竞争裕量均有影响，所以要尽量减小时钟歪斜。

时钟歪斜和时钟抖动

🌿 时钟歪斜


🌿 时钟抖动

🌿 时钟歪斜和时钟抖动的来源


时钟抖动

- 定义：空间上同一个点处时钟周期随时间的变化。
- 抖动是一个平均值为零的随机变量
- 绝对抖动 (t_{jitter})：某点处一个时钟边沿相对于理想参照时钟边沿在最坏情况下偏差的绝对值
- 周期至周期抖动 (T_{jitter})：单个时钟周期相对于理想参照时钟时钟周期的时变偏离。（最坏情况下等于 $2 t_{jitter}$ ）

在位置*i*处 $T_{jitter} = t_{clk,n+1}^i - t_{clk,n}^i - T_{CLK}$




时钟抖动 (Jitter) 的影响



$$T_{CLK} - 2t_{jitter} > t_{c-q} + t_{logic} + t_{su}$$
$$T_{CLK} > t_{c-q} + t_{logic} + t_{su} + 2t_{jitter}$$

因此，抖动会降低性能

最长时钟周期（最低时钟频率）发生在：




$$T_{CLK} - |\delta| - 2t_{jitter} \geq t_{clk-q} + t_{logic} + t_{su}$$

$$T_{CLK} > t_{clk-q} + t_{logic} + t_{su} + |\delta| + 2t_{jitter}$$

负时钟偏差将降低性能，抖动将降低性能

信号竞争最容易发生在：



$$\delta + t_{hold} + 2t_{jitter} < t_{clk-q,cd} + t_{logic,cd}$$


时钟歪斜和时钟抖动

🌿 时钟歪斜

🌿 时钟抖动

🌿 时钟歪斜和时钟抖动的来源

时钟的不确定性来源





时钟不确定性的来源

温度差异是引起时钟歪斜的主要原因；

供电变化是时钟抖动的主要原因；


图形密度不均->绝缘层厚度不均匀->互连偏差

与数据有关的抖动



I1的4种不同变化情况对应的时钟沿

a1



幻灯片 23

a1 数据 (A、B) 的取值不同, CKb的有效负载不同, 导致下降时间的不同。
adm, 2011/11/28

影响时钟质量的因素小结


因素	时钟歪斜	时钟抖动
时钟源		时钟源噪声、抖动
时钟分布	时钟驱动器和互连线的工艺偏差、 温度分布差异	IR drop ，串扰（数据线对时钟的干扰）
时钟树末端	负载差异	数据相关的时钟抖动

- 数字系统的时序分类
- 时钟歪斜和时钟抖动
- 时钟系统

第九章

时钟技术

时钟系统结构



- 外部时钟作为参考时钟
- 分布网络把全局时钟信号分配到各个时序元件附近变成了局部的时钟信号
 - 分布网络由时钟缓冲器(buffer)和互连线组成
- (时钟) 末端驱动器:
 - 本地时钟通过本地的逻辑门连接到时序元件的时钟端上。
 - 缓冲器、时钟门控单元（用于根据条件停止时钟）和反相器（产生反相时钟）等

时钟系统

 时钟产生技术

 时钟分布技术

 本地时钟产生

时钟产生器

🔥 时钟产生器的作用是接收外部时钟并产生相同频率和相位的全局时钟信号


🔥 为什么需要时钟产生器？

外部时钟经过输入引脚、输入缓冲器、分布网络和本地驱动器到达内部寄存器，会存在很大的延时

- 而且延时大小还会随着环境和工艺情况的变化而变化 —— 不确定的相位偏差（中等同步情况）
- 时钟信号的延时在片间传输时造成时钟歪斜
- 倍频和分频

因此需要一个相位恢复的电路把存在延时的外部时钟进行再生，得到相同频率和相同相位的片内全局时钟——时钟产生器

锁相环时钟产生电路



锁相环(Phase-Locked Loop)根据输入时钟和反馈时钟的相位差调节输出时钟的频率

时钟系统

 时钟产生技术


 时钟分布技术

- 时钟树技术
- 时钟网格技术
- 基于延时锁定环的技术

 本地时钟产生

H-树时钟网络

H-tree



用一个树状网络把参照时钟（全局时钟）分布到芯片的各个部分。
时钟源到时序元件的绝对延时并没有关系，时钟端之间的相对相位才是重要的。——采用均衡路径。

H-树（续）

- ✿ 由于所有的子功能块与时钟源是等距离的，因此对于每一个子功能块，时钟信号被延迟一个相同的数量。
- ✿ H 树形态是一个理想的模型，只适合于规整的阵列网络。在这样的网络中，所有的元件都是相同的，并且时钟可以象二进制树那样分布。但这一概念可以延伸为分配时钟时平面布置的原则，即使得时钟信号至末端的互连线具有相同的长度（或相同的延迟时间）。

RC匹配分布网路

芯片被划分成负载相同的**10**个瓦片（**tile**），全局时钟被分布到**10**个瓦片时钟驱动器上，瓦片时钟驱动器通过较低层次的**RC**匹配树驱动其内部的驱动器。





Fig. 1. CMOS S/390 microprocessor first- and second-level wiring tree, with dots showing the measurement points for waveforms in Fig. 3. The wire widths are not to scale. The wide wires are the first-level wiring tree driving nine sector buffers, and the narrow lines are the second-level trees. [Restle98]

RC匹配时钟网络布线的一般方法：

- ✿ 对时钟信号**仔细布线**。
- ✿ **层次化的时钟缓冲技术**使本地时钟的延时相同，从而控制时钟**Skew**。中间究竟应当有几个时钟的缓冲层取决于互连线的材料和尺寸，也取决于时钟网络的扇出。
- ✿ **缓冲器的作用**：把本地的时钟节点与时钟源隔离，以减轻时钟源的驱动负载。
 - 改善因时钟线的**RC**网络造成的时钟波形的变差，以便产生陡直的时钟沿
 - 减少了绝对的延时值。


这一方法并不能达到零的Skew。实际上也没有必要达到零的Skew，而只需要把Skew限定在一定的范围内。

网格结构时钟分布网络




- 不进行RC匹配，让所有时钟节点电位几乎相等
- 允许在设计后期进行改动
- 功耗大（负载电容大）

窗格结构的全局时钟分布网络



全局时钟波形

GCLK grid



- 把芯片分为四个区域，缩短了从驱动器到负载的距离
- 时钟驱动器放在四周能够减小制造偏差造成的影响
- 窗格结构减小了负载和时钟信号的绝对延时，能达到较小的偏差；
- 时钟驱动器遍布整个芯片，有助于解决电源供电和散热问题。


LX1

LX1


时钟驱动器翻转频率高，翻转速度快，分布放置避免了局部电源电流过大和过热的问题。

Li XY, 2015/12/7

EV6 芯片时钟歪斜分布图



GCLK Skew
(at Vdd/2 Crossings)



GCLK 上升时间
(20% to 80% Extrapolated to 0% to 100%)


高性能处理器的时钟分布网络设计

- 在实际应用中，比较好的做法是把时钟树和时钟网格混合采用，时钟树用于把全局时钟从芯片的中心分布到芯片的各个区域的时钟源驱动器，时钟树叶端的本地时钟的分布则通过网格或长度匹配线来实现。

这样做

- 与单纯的时钟树方法相比，网格把时钟树的叶节点短接在一起，可以消除负载不均衡带来的时钟歪斜；
- 与单纯的时钟网格相比，时钟系统的总互连线长度要短很多，时钟信号的总负载更少。

延时锁定环 (Delay Locked Loop)




基本思想：推迟输出时钟使它能与参考时钟完全对齐

- 电压控制延时线（**VCDL**）：延时受电压控制；
- 电荷泵（**Charge pump**）：**U**为高时电容充电，**D**为高时电容放电，**U=1**的累计时间越长输出电压越高。
- 相位检测器：**F_O**的相位落后于**F_{REF}**时**D=1**，反之**U=1**，**U/D=1**的时间与相位差成正比。
- 当两个时钟锁定时，**U=D=0**，电荷泵输出维持不变，系统达到平衡。
- **DLL**利用了负反馈的方法锁定两个相同频率的时钟的相位，**不改变频率，只改变相位**。

基于DLL的时钟分布

以接近于0的偏差和抖动把时钟传送到数字电路。

可以补偿静态偏差和抖动；也可以补偿动态偏差和抖动，具有自适应性。




时钟系统

🌿 时钟产生技术


🌿 时钟分布技术

🌿 本地时钟产生

门控时钟的毛刺




(a) 门控时钟



(a) en在时钟上升沿变化

毛刺




(b) en在时钟下降沿变化

门控时钟的问题

- 采用门控时钟会增加时钟的偏差和边沿抖动。
 - 因为门控单元与普通时钟信号缓冲器是不同的逻辑单元，所以很难实现在所有设计边界下的匹配。
 - 门控时钟的延时除了本地时钟到门控单元输出的延时之外，还和使能信号到达时间和使能信号到达门控单元输出的延时有关。
- 门控时钟还会降低设计的可测性

因此，除了出于低功耗目的外，设计中应该避免采用门控时钟技术。



(c) 采用门控单元的门控时钟

高性能电路的时钟技术

Skew:

- 利用**H** 树及一般的匹配树结构可以均衡从中心至各个钟控单元的**Skew**。
- 布线时钟树时，应使每条路径时钟的等效负载（包括器件与连线）相同。
- 采用局部的网格分布时钟可以减少绝对**Skew**，但代价是增加电容负载和功耗。
- 通过虚材料填充可以减小由于层间介质厚度不同引起互连线电容的变化（因而减小所产生的**Skew**）。
- 使时钟沿与数据流相反的方向布线可以避免信号竞争，但将损失性能。

高性能电路的时钟技术（续）

Jitter:

- 为节省功耗采用门控时钟时会使负载状况与数据相关，从而引起严重的**Jitter**
- 可采用差分寄存器解决因时钟负载与数据相关而引起的严重的**Jitter**。
- 但当时钟网络中固定负载很大时（例如采用网格分布时钟时），因数据相关引起的时钟负载变化不显著。
- 电源电压是**Jitter**的重要来源，必须充分降低IR drop
- 增加去耦电容可减小高频的电源变化，但需很多芯片面积，为此要有高效的封装
 - 在时钟驱动器附近插入去耦电容

高性能电路的时钟技术（续）

❖ 屏蔽

- 使时钟线与相邻的信号线相屏蔽可避免与数据相关的噪声。
- 如果不采用屏蔽，应将时钟线与相邻信号线的间距拉大

❖ 温度影响

- 温度变化将引起时钟缓冲器延时的变化，可采用基于延时锁定环（**delayed -locked loop**）的方法来进行补偿。

❖ 门控时钟问题

- 门控时钟会增加时钟歪斜、降低可测性，除了低功耗设计应避免采用，
- 代之以以多路选择器型电路实现相同功能；
- 确需使用门控时钟时，为了避免时钟毛刺和边沿抖动应采用带锁存器的门控单元

总结

同步系统的时钟问题

- clock skew
- clock jitter

解决办法：

- 降低时钟负载与数据的相关性
- 改善时钟分布
- 降低工艺偏差
- 抑制环境噪声
- 反馈调整：DLL
- 异步电路