

数字大规模集成电路设计 **(A)**

李翔宇

清华大学集成电路学院

xiangyuli@tsinghua.edu.cn

• 助教:

孙雅倩

syq19@mails.tsinghua.edu.cn

何祯

hez22@mails.tsinghua.edu.cn

• 课程群:

群聊: 23秋数大课程群 (进群改
真名)

Class WeChat Group



该二维码7天内(9月25日前)有效, 重新进入将更新

教学方式：混合式教学

线下：课堂教学

16周，48学时

课堂讲授

作业、课程设计、考试

课程主要内容、提高性内容

85%

在线课(Small Private Online Course)：自学

视频（1781 min）

习题、期末考试


补修、基础性内容

根据自身情况选学

15%

SPOC

 <https://tsinghua.yuketang.cn>



成绩与考核

线下（总成绩85%）

- 作业：20%
每2周一次，周二
24:00前网络学堂提交。
随堂测试
- 期中考试：20%
第8周左右，60分钟
- 课程设计：25%，3-4人
一组
- 期末考试：35%

SPOC（总成绩15%）

每节一个测试，按照进度要求
完成（50%）
期末考试（50%）

课程内容

如何用集成电路实现数字电路和数字系统

- 工作原理
- 影响电路性能的效应、机理
- 分析方法
- 设计技术

晶体管级电路设计

专业基础课：面向数字集成电路方向学生

教材

- (1) 《数字集成电路——电路、系统与设计》（第二版）， Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic 著，周润德译，电子工业出版社，2017.1
- (2) Neil H. E.Weste & David Harris著，周润德 译：
《CMOS 超大规模集成电路设计》（第四版），电子工业出版社.


参考书目：

- (1) 《纳米CMOS集成电路——从基本原理到专用芯片实现》，Harry Veendrick 著，周润德 译：电子工业出版社。
- (2) 《现代VLSI设计:基于IP核的设计(第4版)(英文版)》，Wayne Wolf, 电子工业出版社。


推荐刊物、国际会议

- ❖ JSSC: IEEE Journal of Solid-State Circuits
- ❖ ISSCC: The International Solid-State Circuits Conference, IEEE
- ❖ CICC: The Custom Integrated Circuits Conference, IEEE
- ❖ DAC: International Design Automation Conference, IEEE
- ❖ IEEE Transaction on VLSI

课程大纲



一般数字处理器的组成



- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略

第一章


绪论

数字集成电路

数字电路是处理数字信号的电路。它具有离散的状态，用来执行逻辑代数运算，由完成各种逻辑运算的基本单元电路（逻辑门）组成。——**理论的、抽象的概念。**


集成电路技术是将电路的元器件和导线都集成在一块小的芯片上形成一个独立的整体的技术。它的核心是将电路系统微型化和集成化。

数字集成电路是以集成电路方式**实现的**数字电路。它的核心器件是MOS晶体管。——**真实的、物理的实体**



数字集成电路或非门



MOSFET的开关模型





NMOS: V_{gs} 超过阈值电压 V_{Tn} 时导通, 小于 V_{Tn} 时截止;

PMOS: V_{gs} (负值) 小于阈值电压 V_{Tp} (负值) 时导通, 大于 V_{Tp} 时截止。

NMOS开关网络的导通条件




导通条件: $g1 \text{ AND } g2$




导通条件: $g1 \text{ OR } g2$

PMOS开关网络的导通条件




复杂开关网络




开关网络

导通条件为 $G=True$



$AB+CD$



$(\overline{A}+\overline{B})(\overline{C}+\overline{D})$


导通条件：开关网络两端之间的各条通路的导通条件之间是“或”的关系；同一条通路上的彼此串联的各个开关的导通条件是“与”的关系。

静态互补逻辑


$$F = 1 \cdot G + 0 \cdot \overline{G} = G$$

上拉网络
(pull up network, PUN)

下拉网络
(pull down network, PDN)



互补网络



幻灯片 18



a1

互补网络是指导通条件相反的两个开关网络，在CMOS电路中一个由NMOS构成一个由PMOS构成，他们之间从结构上具有NMOS并联对应PMOS串联，NMOS串联对应PMOS并联的对应关系。



adm, 2013/8/30

NMOS网络 or PMOS网络?

PUN



PDN



幻灯片 19


a3

通常 PMOS in PUN 、 NMOS in PDN 原因是阈值损失问题

NMOS 晶体管产生一个强的0, PMOS管产生强的1.



adm, 2013/9/15

静态互补CMOS逻辑门





反相器

A	Y
0	1
1	0





与非 (NAND) 门

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0




或非 (NOR) 门

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0




静态互补CMOS逻辑的特点

1. 反相逻辑（
NAND\NOR\INV）
2. 互补的两个网络分别
实现上拉和下拉




静态互补CMOS逻辑的设计


$$F = \overline{A(B + C)} \cdot \overline{D} \Rightarrow F = \overline{A(B + C) + D}$$



(a) pull-down network



(b) Deriving the pull-up network hierarchically by identifying sub-nets



(c) complete gate

LX3

LX3

1.转化成反相逻辑

2. 根据逻辑表达式画出PDN（导通条件对应的真值布尔表达式等于逻辑函数的反）

3.根据PDN设计PUN

PUN的设计：把PDN分解成并联、串联的子项，NMOS并联->PMOS串联，NMOS串联->PMOS并联

Li XY, 2015/9/14


逻辑门设计实例

画出实现 $Y = \bar{A}(\bar{B} + \bar{C})$ 功能的逻辑门的电路图。

解：

这个逻辑函数不具有反相形式，无法直接得到下拉网络的导通条件，所以需要先对它进行一下变换：

$$\begin{aligned} Y &= \bar{A}(\bar{B} + \bar{C}) \\ &= \overline{\overline{\bar{A}(\bar{B} + \bar{C})}} \\ &= \overline{A + (B + C)} \\ &= \overline{A + B \cdot C} \end{aligned}$$



集成电路的成本

非重复性工程 (Non-Recurring Engineering, NRE)

$$\text{单颗芯片的总成本} = \text{单颗芯片的重复性成本} + \frac{\text{固定成本}}{\text{产量}}$$

单颗芯片的制造成本 + 单颗芯片的测试成本 + 单颗芯片的封装成本

$$\text{单颗芯片的制造成本} = \frac{\text{晶圆成本}}{N \times Y}$$

N ——完整管芯数, Y ——芯片的成品率,
 D ——单位面积平均缺陷数

$$N = \frac{\pi \times (R - \sqrt{A})^2}{A}$$

$$Y = e^{-AD}$$

小面积芯片制造成本随 A 线性增长, 大管芯的制造成本随 A 呈指数关系增长。

- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略

第一章

绪论

特征尺寸的变化


增速放缓，摩尔定律行将饱和，未来优化将以能效提升为主要目标。

Logic/Foundry Process Roadmaps (for Volume Production)

	2016	2017	2018	2019	2020	2021	2022
Intel	14nm+	10nm (limited) 14nm++		10nm	10nm+	10nm++	7nm EUV
Samsung	10nm		8nm	7nm EUV 6nm EUV	18nm FDSOI 5nm	4nm	3nm GAA
TSMC	10nm	7nm 12nm	7nm+ EUV	5nm	6nm	5nm+	4nm 3nm
GlobalFoundries			22nm FDSOI 12nm finFET		12nm FDSOI	22nm+ FDSOI 12nm+ finFET	
SMIC				14nm finFET	12nm finFET		8-10nm finFET
UMC		14nm finFET			22nm planar		


Note: What defines a process "generation" and the start of "volume" production varies from company to company, and may be influenced by marketing embellishments, so these points of transition should only be seen as very general guidelines.

CMOS器件和互连几何尺寸的缩小到2028年将趋于饱和



Source: THE INTERNATIONAL ROADMAP FOR DEVICES AND SYSTEMS © IEEE

大型数字芯片



A100 Image Copyright © 2020 NVIDIA Corporation. Die Size Analysis Conducted by Lambda Labs, Inc. - <https://lambdalabs.com>

英伟达图形处理器 (GPU) 芯片 A100


工艺	7nm
晶体管数量	54.6 亿
芯片尺寸	826 mm ²
GPU实例	7
发布时年份	2020

光罩尺寸极限：由于光罩的尺寸限制，一次光刻曝光的面积不能超过
 $26\text{mm} \times 33\text{mm} = 858\text{mm}^2$

单颗管芯的面积已经逼近工艺极限！

高性能计算芯片案例-A100


英伟达 A100服务器GPU，2020年10月上市，采用多芯片集成：GPU+ 40G HBM2E 高速内存，传输带宽达1.5TB/s



HBM: High Bandwidth Memory

GPU倒装凸点
直径: 25 μ m
节距: 按位置分别为180、76、96 μ m

转接板下焊球
节距: 180 μ m



DRAM微凸点
直径: 25 μ m
节距: 50 μ m

HBM倒装凸点
直径: 25 μ m
节距: 102 μ m


转接板下焊球
节距: 300 μ m

BGA焊球
直径: 700 μ m
节距: 1mm


集成电路发展的技术驱动

先进封装技术发展提高了芯片之间局部互联的带宽；可以实现异质集成

单芯片封装




2D 封装




AMD Zeppelin处理器

2.5D 封装



苹果
M1 Ultra


3D 封装



AMD 垂直缓存

Moore's Law and More

LX4



LX4

器件尺寸继续沿着moore定律缩小；应用日益多元化，导致更宽的需求谱(requirements spectrum)。从与信息系统交互为主扩展到与人和环境交互，异质集成的要求推动了SiP的发展；数字片上系统(SoC)的发展使得信息处理能力不断提升。SiP和SoC的结合将带来更高附加值的产品。

Li XY, 2014/9/20

特斯拉的Dojo人工智能训练芯片

25颗芯片组成的超算阵列


算力：**9PFLOPS**

带宽：芯片方阵各边 **9TB/s**

单个芯片的功耗为400W


一个Tile（25颗芯片）散热能力：10 kW

多个Tile可以组成集群，算力达到E级（ 10^{18} ）



系统摩尔

集成电路的发展进入了“系统摩尔”（System Moore）时代




- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略


第一章

绪论

设计-生产过程



复杂度与设计能力



a8

a8

硬件设计能力与制造能力之间存在差距；
采用基于IP的方法可以提高设计的工作效率；
面向硬件的嵌入式软件设计能力与硬件设计能力之间存在缺口。

原因：

- 1.物理设计和电路设计需要更加紧密的结合；
2. 物理效应更多，模型更加复杂；
3. 系统规模增大、异质性提高、灵活性和效率提升的要求使得需要软硬协同设计，专用架构需要专用底层软件
4. 设计技术的增加导致设计流程非常复杂
5. 复杂设计的验证、调试变得非常困难和耗时

adm, 2013/9/14

设计技术现状

✿ 自动化设计：应采用**适合设计自动化的设计方法和策略** ^{a9}

✿ **基于IP的设计和基于平台的设计** ^{a11}

- 复用已有的功能模块（IP）组成系统
- 基于固定的平台架构进行开发
- 运行嵌入式软件：软硬件协同设计


幻灯片 39

a9 当今的数字VLSI设计技术必须考虑它的自动化可行性，难以实现自动化的技术很难在工业界得到广泛应用。
adm, 2012/9/10

a11 IP:经过验证的、有标准接口的功能模块
adm, 2013/9/14


System-on-a-Chip示例

Bay Trail SOC Block Diagram




(Intel)


设计-生产过程（硬核）




设计-生产过程（软核）



基于标准单元的设计-生产过程



基于预扩散阵列的设计




LX5

门海/门阵列是预先制造出含有基本单元或晶体管阵列的圆片，变成实际的设计只需要加上所希望的互连（金属化）随着金属化成为最费时的工艺步骤，门阵列/门海方式已较少使用。但其所具有的规则性仍具有价值。

Li XY, 2015/9/14

基于预布线阵列的设计



LX6


FPGA是预先制造出来的含有可编程逻辑单元和可编程互连的芯片，变成实际的设计只需要对逻辑和互连进行编程即可。编程可以通过熔丝/反熔丝或改写编程信息存储器的方式实现。

FPGA和CPLD具有非常短的设计周期和研发成本，适用于原型验证和性能要求较低的应用。FPGA由可配置模块（一般由LUT实现）和可配置开关阵列组成。


CPLD一般以PAL（programmable array logic）结构的可编程逻辑单元为主，采用非挥发性方式保存编程信息，实现以逻辑运算为主的、低复杂度的设计。

Li XY, 2015/9/14


简单FPGA布置




简单的FPGA可配置逻辑单元



数字VLSI的实现策略




不同实现方式对灵活性和能量效率的影响




数字芯片的混合实现方式

结构化ASIC或平台ASIC

- 把FPGA和基于单元的实现方式结合（嵌入处理器、可配置的PLL、I/O等）
- 完成了布局规划




XCZU7EV FPGA



芯粒(chiplet)技术


芯粒技术：用多个独立制造的裸芯片（可复用）通过先进封装集成为一个集成电路系统。

芯粒：具有系统的部分功能且通过封装内的高带宽互联接口或模拟接口与系统其它部分连接的裸芯片或裸芯片复合体。通常具有一定的可复用性。多个芯粒通过高带宽互联集成为一个集成电路系统（集成芯片或基于芯粒的系统(chiplet-based system)）。



Chiplet的设计哲学

- ❖ 突破掩模版（reticle）尺寸限制进一步提高集成度
必须把芯片拆分
- ❖ 用多个小芯片代替一个大芯片降低成本
 - 增加管芯数量
 - 提高成品率（芯片面积变小）



150mm直径圆片，若芯片面积为 360mm^2


$$N_{total}=150$$

若分割成4个面积 99mm^2 的小芯片；

$$N_{total}=622>150\text{的4倍}$$

Chiplet的设计哲学

DARPA Common Heterogeneous
Integration and IP Reuse Strategies项目



芯片级设计复用，加工后在封装阶段进行系统功能定义，缩短上市时间；



系统顶层结构可重构，每个小芯片可以采用不同的实现方式，效率和灵活性的折中。

全定制设计

基于标准单元的设计

基于可重用IP的设计(SoC)

基于可重用管芯(chiplet)的设计(SiP)

总结

- ✿ 把NMOS/PMOS作为开关构成CMOS逻辑门
 - 互补逻辑门——上拉网络+下拉网络（**互补网络**）
 - **逻辑门设计方法**
- ✿ 集成电路的各项性能指标与器件、互连的物理效应密切相关
- ✿ 数字集成电路技术现状
 - 物理尺度：纳米级
 - 数十亿级集成度，达到单片集成极限
 - SoC=>Chiplet
 - 3D时代开启

总结（续）

- ✿ 按照定制程度不同实现数字VLSI可以选用
 - 全定制设计、基于标准单元库的设计、基于现场可编程门阵列（FPGA）的设计
 - 它们的性能递减、设计周期递减、成本递减
 - 硅IP复用的Chiplet模式

总结（续）

数字集成电路的设计技术现状

- 高度自动化
- 基于平台的设计方式
- 灵活、快速的设计方式更具有吸引力