

- (1) 《数字集成电路——电路、系统与设计》（第二版），Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic 著，周润德译，电子工业出版社，2017.1
- (2) Neil H. E.Weste & David Harris著，周润德 译：《CMOS 超大规模集成电路设计》（第四版），电子工业出版社.

参考书目：


- (1) 《纳米CMOS集成电路——从基本原理到专用芯片实现》，Harry Veendrick 著，周润德 译：电子工业出版社。
- (2) 《现代VLSI设计:基于IP核的设计(第4版)(英文版)》，Wayne Wolf, 电子工业出版社。

推荐刊物、国际会议

- JSSC: IEEE Journal of Solid-State Circuits
- ISSCC: The International Solid-State Circuits Conference, IEEE
- CICC: The Custom Integrated Circuits Conference, IEEE
- DAC: International Design Automation Conference, IEEE
- IEEE Transaction on VLSI

SPOC

<https://tsinghua.yuketang.cn>



成绩与考核

线下 (总成绩85%)

- 作业: **20%**
每2周一次, 周二 24:00前网络学堂提交。
- 随堂测试
- 期中考试: **20%**
第8周左右, 60分钟
- 课程设计: **25%**, 3-4人一组
- 期末考试: **35%**

SPOC (总成绩15%)

每节一个测试, 按照进度要求完成 (50%)

期末考试 (50%)

课程内容

- 如何用集成电路实现数字电路和数字系统
- 工作原理
 - 影响电路性能的效应、机理
 - 分析方法
 - 设计技术
- 晶体管级电路设计**
- 专业基础课: 面向数字集成电路方向学生

数字大规模集成电路设计 (A)

李翔宇
清华大学集成电路学院
xiangyuli@tsinghua.edu.cn

助教:

孙雅倩	syq19@mails.tsinghua.edu.cn
何桢	hez22@mails.tsinghua.edu.cn

课程群:


Class WeChat Group

课程群: 23级微电子专业群 (课程群成员)




清华大学集成电路学院 李翔宇

教学方式: 混合式教学




复杂开关网络




导通条件: 开关网络两端之间的各条通路的导通条件之间是“或”的关系; 同一条通路上的彼此串联的各个开关的导通条件是“与”的关系。


静态互补逻辑



互补网络




MOSFET的开关模型




NMOS: V_{gs} 超过阈值电压 V_{th} 时导通, 小于 V_{th} 时截止;
PMOS: V_{gs} (负值) 小于阈值电压 V_{tp} (负值) 时导通, 大于 V_{tp} 时截止。


NMOS开关网络的导通条件



PMOS开关网络的导通条件



课程大纲



一般数字处理器的组成

- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略


第一章 绪论

数字集成电路


数字电路是处理数字信号的电路。它具有离散的状态, 用来执行逻辑代数运算, 由完成各种逻辑运算的基本单元电路(逻辑门)组成。——理论、抽象的概念。

集成电路技术是将电路的元件和导线都集成在一块小小的芯片上形成一个独立的整体的技术。它的核心是将电路系统微型化和集成化。

数字集成电路是以集成电路方式实现的数字电路。它的核心器件是MOS晶体管。——真实的、物理的实体






数字集成电路或非门





527P.44
LX5

门海/阵列编程与制造包含基本单元或晶体管的阵列图片，形成电路的设计只需要加工所需的数据（在集成）
根据金属线成为最终制造工艺步骤，门海/阵列方式已广泛使用，但材料具有低制造成本的特点。



527P.41
LX4

RTT=Register transfer level(寄存器级)
LX4, 2023/9/14



527P.39

设计流程

设计定义
系统架构设计
IP功能定义
RTL设计
逻辑设计
电路设计
物理(版图)设计
IP集成/软件设计


掩膜制作
工艺加工
封装、测试

制造

41

2023-2024秋

第一章 绪论




数字集成电路的设计技术现状

- 高度自动化
- 基于平台的设计方式
- 灵活、快速的设计方式更具有吸引力

DARPA Common Heterogeneous Integration and IP Reuse Strategies项目

Chiplets enables rapid integration of functional blocks at the chiplet level



Custom chiplets

Commercial chiplets

COBRA

RADIANE HW

SECURITY

基于标准单元的设计

基于可重用IP的设计 (SoC)

基于可重用IP芯用芯设计 (Chiplet) 芯设计 (SiP)

芯片级设计复用，加工后在封装阶段进行系统功能定义，缩短上市时间；

系统顶层结构可重构，每个小芯片可以采用不同的实现方式，效率和灵活性的折中。

总结

- 把NMOS/PMOS作为开关构成CMOS逻辑门
 - 互补逻辑门——上拉网络+下拉网络（**互补网络**）
 - 逻辑门设计方法**
- 集成电路的各项性能指标与器件、互连的物理效应密切相关
- 数字集成电路技术现状
 - 物理尺度：纳米级
 - 数十亿级集成度，达到单片集成极限
 - SoC=>Chiplet
 - 3D时代开启

总结（续）

- 按照定制程度不同实现数字VLSI可以选用
 - 全定制设计、基于标准单元库的设计、基于现场可编程门阵列（FPGA）的设计
 - 它们的性能递减、设计周期递减、成本递减
 - 硅IP复用的Chiplet模式