

数字大规模集成电路设计

李翔宇

清华大学集成电路学院



xiangyuli@tsinghua.edu.cn

- 延时模型
- CMOS逻辑门的延时特性
- 速度优化

第三章

数字集成电路的速度

传播延时和翻转时间



$$V_{out}(t) = (1 - e^{-t/\tau})V$$

$$\tau = RC$$

阶跃输入下一阶RC网络的传播
延时和翻转时间：

$$t_p = \ln(2) \quad \tau = 0.69 RC$$

$$t_r = t_f = \ln(9) \quad \tau = 2.2 RC$$

延时模型




CMOS反相器的延时

 复杂逻辑门的延时模型

 手工分析延时模型


 自动化工具的延时模型

CMOS反相器



CMOS反相器的延时估计——模型1

阶跃输入




$$t_{PHL} = \frac{C_L V_{swing}/2}{I_{av}}$$

恒电流充放电模型

CMOS反相器的延时估计——模型2

阶跃输入




$$t_{pHL} = f(R_{on} \cdot C_L)$$
$$= 0.69 R_{on} C_L$$

RC充放电模型

“驱动能力” —— I_{av} 或 $1/R_{on}$

电阻估计



——MOS管的导通电阻
时变、非线性

$$t_p = (t_{pHL} + t_{pLH})/2$$

$$= 0.69 C_L (R_{eqn} + R_{eqp})/2$$

a20

$$R_{eq} = \text{average}_{t=t_1 \dots t_2} (R_{on}(t))$$

$$= \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} R_{on}(t) dt = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} \frac{V_{DS}(t)}{I_D(t)} dt$$

$$\approx \frac{1}{2} (R_{on}(t_1) + R_{on}(t_2))$$


幻灯片 8

a20

假设导通电阻是一个常数线性电阻——在所关心的区域上的电阻的平均值。

adm, 2011/12/13

等效电阻与电源电压



与 (W/L) 成反比;

电源电压下降至接近 V_T 时电阻会急剧增加;

V_{DD} 较小时, V_{DD} 影响较大;

$$V_{DD} \gg V_T + V_{DSAT}/2$$

时, $\frac{V_{DD}}{I_{DSAT}}$ 将趋于常数,

电阻与电压无关。


a18

幻灯片 9

a18

Req随着VDD的增大而减小, 但是当 $VDD \gg V_t + V_{DSAT}/2$ 时, Req的减小将非常有限
adm, 2011/12/13

延时和 V_{DD}



电容估计

集总电容模型:

- 单个电容: C_L
- V_{out} 和GND之间

漏电容

$$C_{gd12}$$

扩散电容


$$C_{db1} + C_{db2}$$

连线电容

$$C_w$$

扇出栅电容

$$C_{g3} + C_{g4}$$



本征负载 (电容)

外部负载 (电容)

漏电容估算


漏端沟道电容（可忽略）

- $\alpha W L C_{ox}$, $\alpha=[0,0.5)$ 。 LX4

覆盖电容

- $C_{gd} = C_{GDO} W$
- 密勒效应
 - $C_{gd} = 2 C_{gd}$

扩散电容 C_{db}



（栅漏）密勒电容


幻灯片 12

LX4


如果导通管的 V_{ds} 降到 $V_{DD}/2$ ，则可能小于 $V_{DD}-V_T$ ，则进入线性区，此时电容为 $0.5WLC_{ox}$

Li XY, 2023/10/9

密勒效应



$$t_p = \frac{\Delta Q}{I} = \frac{C_{gd} \Delta V_{cap}}{I} = \frac{C_{gd} \cdot 2\Delta V}{I}$$




(栅漏) 密勒电容

从输出端看， V_{out} 只变化了 ΔV
对地等效的电容 C_{eq} 有

$$\therefore t_p = \frac{C_{eq} \cdot \Delta V}{I} = \frac{C_{gd} \cdot 2\Delta V}{I}$$

$$\therefore C_{eq} = 2C_{gd}$$

扇出栅电容估算



反相器寄生电容

设为0
(M4在线性区,
M3由截止变为饱和)

假设所有逻辑门在输入信号超过 $V_{DD}/2$ 之前输出都不会翻转，因此 V_{out2} 在关注的时间内保持不变。则不存在密勒效应。

$$\begin{aligned}
 C_{fanout} &= C_{GSO3} + C_{GDO3} + \alpha C_{ox} (WL)_3 + C_{GSO4} + C_{GDO4} + C_{ox} (WL)_4 \quad \text{LX3} \\
 &= 2C_O W_3 + \alpha C_{ox} W_3 L_3 + 2C_O W_4 + C_{ox} W_4 L_4 \\
 &\approx C_{ox} W_3 L_{draw} + C_{ox} W_4 L_{draw}
 \end{aligned}$$

幻灯片 14


LX3

M3管由截止区向饱和区转变，在截止区时它的总沟道电容等于 $C_{ox}(WL)$ ，并随着 V_{out} 下降逐渐减小，在饱和区时总的沟道电容等于 $2C_{ox}(WL)/3$ ，我们用一个线性电容等效这一非线性电容，估计为 $\alpha C_{ox}(WL)$ ， α 是一个大于 $2/3$ 且小于 1 的系数。

Li XY, 2021/9/26

负载电容

$$\begin{aligned}
 C_L &= C_{gd1} + C_{gd2} + C_{db1} + C_{db2} + C_{g3} + C_{g4} + C_w \\
 &= 2C_{GDO_n}W_1 + 2C_{GDO_p}W_2 + AD_1C_{eqJn} + PD_1C_{eqSWn} \\
 &\quad + AD_2C_{eqJp} + PD_2C_{eqSWp} + C_{ox}W_3L_{draw} + C_{ox}W_4L_{draw} + C_w
 \end{aligned}$$



- 负载电容主要和晶体管的尺寸和负载管的尺寸有关；
- 版图设计中要尽量减小漏区的面积和周长；
- 纳米工艺中， C_{db} 以底板电容为主，近似与 W 成正比

a32

幻灯片 15

a32

在手工分析中，做如下简化：1.忽略侧壁电容；2.假设有源区的延伸是一个常数，即底板电容与晶体管的沟道宽度 W 成正比——总之，假设扩散电容也与 W 成正比。

adm, 2011/10/11

门延时的组成

$$t_p = 0.69R_{eq}(C_{int} + C_{ext})$$


$$= 0.69R_{eq}C_{int} + 0.69R_{eq}C_{ext}$$

$$= t_{p0} + t_{effort}$$

本征延时

努力延时

与W成正比



本征负载 (电容)

外部负载 (电容)


幻灯片 16

a15

本征延时只与逻辑门自身的参数有关，和外部负载情况无关；努力延时与外部负载和逻辑门自身的驱动能力都有关。

adm, 2011/12/13

尺寸比例的优化



给定 W_n , 减小 β

- 增大 R_{eqp} $\xrightarrow{C_{intn} \text{ 不变}}$ t_{pLH} 增大
- 减小 C_{int} $\xrightarrow{W_n \text{ 不变}}$ t_{pHL} 减小


a30

平均传播延时由上拉导通电阻和下拉导通电阻的平均值决定，反映了电路的综合性能，是一个人为定义的指标。实际电路的传播延时要么是 t_{pHL} ，要么是 t_{pLH} 。

对一个门而言，一般情况下，它的性能是由 t_{pHL} 和 t_{pLH} 的最大者决定的，因此逻辑门设计时通常使得 $t_{pHL}=t_{pLH}$ ，即使得 $R_{eqn}=R_{eqp}$ 。在不需要强调信号的翻转方向时一般采用（平均）传播延时 t_p 来刻画电路延时。

adm, 2013/9/28

反相器尺寸的设计



$$t_{pHL} = t_{pLH} \Leftrightarrow R_{eqn} = R_{eqp}$$

$$I_{DSATn} = I_{DSATp}$$

$$\mu_n C_{ox} \left(\frac{W}{L} \right)_n V_{DSATn} (V_{DD} - V_{Tn} - V_{DSATn} / 2) = \mu_p C_{ox} \left(\frac{W}{L} \right)_p V_{DSATp} (V_{DD} - V_{Tp} - V_{DSATp} / 2)$$

假设 $V_{Tn} = V_{Tp}$, $V_{DSATn} = V_{DSATp}$, 有

$$\mu_n \left(\frac{W}{L} \right)_n = \mu_p \left(\frac{W}{L} \right)_p \Leftrightarrow \left(\frac{W}{L} \right)_p : \left(\frac{W}{L} \right)_n = \mu_n : \mu_p$$

纳米工艺中实际的PMOS/NMOS比值通常取2（略小于电子和空穴的迁移率之比），随着工艺进步此值在逐渐减小，本课程中如无特殊说明，对称反相器的 $W_p:W_n=2$

尺寸比例的优化（续）

✎ 如果允许逻辑门的上升延时比下降延时稍大些，就可以减小**PMOS**管的尺寸，从而显著降低电容，使平均延时减小，也减小了功耗。

✎ 但减小**PMOS**管，


- 若某些路径每个门都是按较坏的方向翻转，那么这些路径的延时将比平均延时慢；
- 减小PMOS管的尺寸会降低门翻转为高电平时的阈值，从而降低噪声容限。

输入信号斜率的影响

考虑输入信号有一定翻转时间的真实情况

- 晶体管并不是从输入信号变化开始立即导通， V_{GS} 从 V_T 到 V_{DD} 的过程中放电电流随着输入信号增加而增大
- PMOS和NMOS同时导通的时间内存在电源至地的电流，会影响充（放）电总电流
- t_p 随着翻转时间（对应于前级电路输出信号的 t_r/t_f ）的增加而增大

输入信号的上升-下降时间的影响



——SPICE仿真的输入斜率对CMOS反相器的延时的影响 a2


a2 输入信号斜率对延时的影响非常复杂，精确估计只能通过SPICE模拟来实现；

通常最快情况下每级门的延时相等（ $f=4$ ），因此信号斜率也基本是确定的，通常用这个输入斜率下的延时来表征逻辑门延时。
adm, 2011/10/11


延时模型

- ❖ CMOS反相器的延时
- ❖ 复杂逻辑门的延时模型
- ❖ 手工分析延时模型
- ❖ 自动化工具的延时模型

复杂逻辑门的传播延时



RC树的延时



•**路径电阻**：源点和任何节点*i*之间存在一条唯一的电阻路径，路径总电阻 R_{ji}

•**共享路径电阻**：

$$R_{ik} = \sum R_j \Rightarrow (R_j \in [path(s \rightarrow i) \cap path(s \rightarrow k)])$$


- 1.仅一个输入节点；
- 2.所有电容都是对地电容；
- 3.无电阻回路。

Elmore延时近似源点到*i*点的时间常数：

N个节点电容的初态都是 V_{DD} ， $t=0$ 时在节点s上加一个1-0阶跃输入。节点*i*处的Elmore延时等于：


$$\tau_{Di} = \sum_{k=1}^N C_k R_{ik}$$

RC链的Elmore 延时



$$\begin{aligned}\tau &= \sum_{i=1}^N C_i \left(\sum_{j=1}^i R_j \right) = \sum_i^N C_i R_{ii} = \sum_i^N c \cdot i \cdot r \\ &= rc \frac{N(N+1)}{2} = RC \frac{N+1}{2N} \quad \sim O(N^2)\end{aligned}$$

并联MOS管的等效电阻




$A=1, B=0$	R_p
$A=0, B=1$	R_p
$A=B=0$	$R_p/2$
$A=B=1$	∞

并联MOS管的源漏端电位相同， $A=B=0$ 时导通电阻相同，总的等效电阻相当于两个电阻并联

传播延时与输入向量有关

- 最坏情况—— A 和 B 只有一个为0， $t_{pLH}=0.69R_pC_L$ 和反相器相同
- 最好情况： $t_{pLH}=0.69(R_p/2)C_L$

串联MOS管的等效电阻



	R_{eq}
$A=1, B=0$	∞
$A=0, B=1$	∞
$A=B=0$	∞
$A=B=1$	$2R_n$

堆叠效应：电阻串联

一阶近似：两管导通电阻相同

最坏情况： $R_{eq}=2R_n$

堆叠效应的再讨论

- 两个MOS管串联后A管的 V_{GS} 和 V_{DS} 都减小了，在电源电压较低时A管的饱和深度将减弱。

$$I_{DSAT} = v_{sat} C_{ox} W V_{GT} (1 - \kappa(V_{GT})) = \mu_n C_{ox} \frac{W}{L} \frac{\xi_c L}{2} \frac{V_{GT}^2}{V_{GT} + \xi_c L}$$

当 $V_{GS}=V_{DD}=1.2V$, $\xi_c L=1.3V$ 时,

与反相器相比, 各管 W, L 保持不变

两管串联相当于 L 增大2倍, $\xi_c L=2.6V$

设 $V_{GT}=0.95V$,

串联后的 I_{DSAT} 是原值的63% (约2/3) ——大于50%

- 由于体效应的存在, A管的 V_T 大于B管, A管的导通电阻略大。


W值只需扩大1.5倍, 而非2倍。

复杂门晶体管尺寸的确定

- ❖ 反相器中：我们以使得不同翻转方向的最大延时最小为标准，设计对称反相器，即使得上升延时=下降延时。
- ❖ 复杂逻辑门：采用同样的标准，则应使各种情况下的最坏延时相同，即

最大上升延时=最大下降延时

复杂门的电容估计



$$C_L = C_{db2} + C_{db3} + C_{db4} + 2C_{gd2} + 2C_{gd3} + 2C_{gd4} + C_{ext}$$

C_{gd} 要考虑密勒效应



由于阈值损失的存在，实际的密勒效应系数小于2

$$C_{int} = C_{db1} + C_{s2} + 2C_{gd1} + 2C_{gs2}$$

对于2管堆叠的情况可以忽略内部节点电容对延时的影响；

但是当堆叠晶体管数增加时就必须考虑分布电容的影响了。

考虑扇入对延时的影响



分布 RC模型 (Elmore 延时)

a11

$$t_{pHL} = 0.69[R_1 C_1 + (R_1 + R_2) C_2 + (R_1 + R_2 + R_3) C_3 + (R_1 + R_2 + R_3 + R_4) C_L]$$

注意：Elmore公式的前提是所有电容初始电荷都等于 V_{DD}

a11

While output capacitance makes full swing transition (from VDD to 0), internal nodes only transition from VDD-V_{Tn} to GND

C1, C2, C3 on the order of 0.85 fF for W/L of 0.5/0.25 NMOS and 0.375/0.25 PMOS

CL of 3.2 fF with no output load (all diffusion capacitance – intrinsic capacitance of the gate itself).

To give a 80.3 psec tpHL (simulated as 86 psec)

adm, 2011/12/13

电容的手工分析简化模型

a2

1. 在STI工艺下，侧壁电容可以忽略，并假设所有晶体管的有源区L方向的宽度相同，因此近似认为**扩散区电容与W成正比**。
2. 相同尺寸的NMOS和PMOS的寄生电容相同。
3. 不考虑源极覆盖电容和沟道电容
4. 假设串联晶体管之间的有源区共享，**扩散区电容相当于一个晶体管的扩散区电容**。
5. 并联晶体管间或不同类型的晶体管间有源区不共享，总的扩散区电容等于两部分电容之和。
6. 对于2管堆叠的情况可以忽略内部节点电容对延时的影响；但是当堆叠晶体管数增加时就必须考虑分布电容的影响了。

幻灯片 32

a29

在本课程当中采用上述近似和假设进行电路性能的手工分析。在需要精确分析时要借助SPICE模型和工具、根据具体的版图信息进行。

adm, 2011/12/13

本征延时与扇入的关系


n扇入NAND门：NMOS尺寸是标准反相器的n倍—— $R_{eq} \sim 1/n$ ，
PMOS尺寸与标准反相器相同，

$$\begin{aligned} t_{pLH} &= 0.69 R_i \cdot (nC_{dp} + C_{dn}) \\ &= 0.69 R_i \cdot (n \cdot 2C + nC) \\ &= n \cdot 0.69 R_i \cdot 3C \end{aligned}$$


本征电容 $\sim n$ 倍

$$\begin{aligned} t_{pHL} &= 0.69 \frac{R_i}{n} \cdot (C_1 + 2C_2 + \dots + (n-1)C_{n-1} + nC_L) \\ &= 0.69 \frac{R_i}{n} \cdot (nC + 2nC + \dots + (n-1)nC + n \cdot (3nC)) \\ &= 0.69 R_i \left(\frac{n^2}{2} + \frac{5}{2}n \right) C \end{aligned}$$

内部节点电容的影响 $\sim O(n^2)$



本征延时与扇入的关系



$$t_p = a_1 FI + a_2 FI^2 + a_3 FO$$

应避免一个门的扇入超过4。

a10



Fixed fan-out (NMOS 0.5 micron, PMOS 1.5 micron)

tpLH increases linearly due to the linearly increasing value of the diffusion capacitance

tpHL increase quadratically due to the simultaneous increase in pull-down resistance and internal capacitance

adm, 2011/12/13

延时与输入图形的关系



0.18um 工
艺NAND2门



LI X.Y.1 Li Xiangyu, 2018/9/24

LI X.Y.2 out上升情况: AB同时导通比一个管子导通快; A和B只有一个1->0时, A=1下拉网络的中间节点电容也要被充电, 所以A=1,B=1->0的延时比B=1,A变化的情况大。
out下降的情况: B=1, A变化, 下拉网络中内部节点的电容已经被放电, 所以延时比B=0->1时小。
AB同时变化需要A、B管都打开才开始放电, 而A=1, B=0-1只需要打开B管即开始放电, 由于体效应, A管的VT大于B管的VT, 所以AB同时0-1延时最大。

Conclusions: Estimates of delay can be fairly complex – have to consider internal node capacitances and the data patterns.

Li Xiangyu, 2018/9/24

延时与输入图形的关系



LI X.Y.3

下降时的最坏情况是 $A=B=0 \rightarrow 1$ 且内部节点为高电平。B=1时内部节点已经提前放电，所以延时最短；A=1时当输入电压高于B的阈值电压就开始放电； $A=B=0 \rightarrow 1$ 时则需要输入电压高于A的阈值电压，因为体效应，A管的阈值电压大于B管的阈值电压。

Li Xiangyu, 2018/9/24

精确分析逻辑门时序时应当考虑

1. 充放电的等效电阻是多少？
2. 内部节点的电容如何充放电？
3. 串联管子中哪个阈值电压较高？
4. 必要时采用Elmore延时公式

补充：内部节点电容的初始状态会对传播延时产生影响，而内部节点电容的状态与逻辑门的历史输入有关。

复杂逻辑门的延时计算非常复杂，模拟中必须小心模拟最坏情形，还必须考虑内部节点的状态

延时模型

- ❖ CMOS反相器的延时
- ❖ 复杂逻辑门的延时模型
- ❖ 手工分析延时模型
- ❖ 自动化工具的延时模型

一阶手工分析模型

设计阶段进行简单的手工分析时，只考虑一阶近似

- ❖ 忽略输入信号翻转时间对延时的影响（阶跃响应）
- ❖ 对于低扇入逻辑门忽略内部节点电容的影响，采用集总模型——只考虑输出节点处的电容
- ❖ 忽略堆叠效应对晶体管等效电阻的影响，假设所有相同尺寸的晶体管具有相同的 R_{eq} ， R_{eq} 和 W/L 成反比，输入电容与扩散区电容和 W 成正比，且单位尺寸的n管和p管的电容相等。

延时模型


- ❖ CMOS反相器的延时
- ❖ 复杂逻辑门的延时模型
- ❖ 手工分析延时模型
- ❖ 自动化工具的延时模型

非线性延时模型 (NLDM)

a8

$$t_p = f_1(\text{transition_time}_{in}, \text{load})$$

$$\text{transition_time}_{out} = f_2(\text{transition_time}_{in}, \text{load})$$



a8

NLDM方法使用各种输入翻转时间和输出负载电容情况下的延时值表来表征单元的延时，表中的延时值通过电路模拟器获得。如图所示，x轴和y轴分别代表输入信号的翻转时间和输出端的负载电容，z轴是传播延时，x-y平面中的每个格点对应一种情况，对应地在三维空间中有一个点，这些点就组成了库中的一个表。如果输入翻转和负载电容的取值刚好落在x-y平面中的一个方格内，就是用插值技术来计算它的延时值，相应的延时利用数值方法由周围的四个点的值来确定。当任何参数落在表格之外时，则使用外推技术推算所得的延时。

adm, 2011/12/13

复合电流源模型

复合电流源(Composite Current Source, CCS)模型和有效电流源模型(Effective Current Source Model, ECSM)

✎ NLDLM的缺点:

- 未考虑互连线电阻
- 未考虑负载端的密勒效应
- 无法适应电压变化 (不能满足低压和多电压设计的要求)

✎ 电流源模型: 采用电流源等效

- 驱动电流/输出电压波形vs. (t_{tr} , load)模型
- 负载模型: 分段模型

- 延时模型
- CMOS逻辑门的延时特性
- 速度优化

第三章

数字集成电路的速度


CMOS逻辑门的延时特性

 本征延时

 努力延时

尺寸系数

尺寸系数S：逻辑门晶体管尺寸（W/L）相对于单位尺寸（具有与参考反相器相同的驱动能力）的比例。



本征延时的性质

a7

$$\because t_{p0} = 0.69 R_{eq} C_{int}$$

$$R_{eq} \propto 1/S, C_{int} \propto S$$

$$\therefore t_{p0} = 0.69 R_{eq} C_{int} = 0.69 \frac{R_{equ}}{S} \cdot S C_{intu} \equiv 0.69 R_{equ} C_{intu}$$

给定逻辑门的本征延时是一个常数，不随逻辑门的尺寸而改变。

增大逻辑门的尺寸在减小驱动电阻的同时却增大了本征电容，因此不能减小逻辑门的本征延时。

a7

相同类型逻辑门的各个晶体管间的尺寸比例是固定的，改变逻辑门尺寸时往往同时等比例的放大/缩小，因此，引入尺寸系数 S 。


adm, 2011/12/13

不同逻辑门的本征延时


🔥 本征延时由单位尺寸时逻辑门的输出电阻和本征电容决定。

🔥 不同逻辑门的本征延时不同。


R_u : 单位尺寸NMOS的导通电阻
 C_u : 单位尺寸MOS管的本征电容



$$t_{p0} = 0.69R_u 3C_u$$



$$t_{p0} = 0.69R_u 6C_u$$



$$t_{p0} = 0.69R_u 6C_u$$

归一化本征延时 (p)

- 意义：归一化后消除了工艺因素的影响（与 $R_u C_u$ 的具体数值无关，仅反映逻辑门结构和扭斜情况的因素）

$$p = \frac{t_{p0gate}}{t_{p0inv}} = \frac{R_{eq} C_{int}}{R_{eqinv} C_{intinv}}$$


- 计算：

- 相同驱动能力下的本征电容之比。


p的计算

等效输出电阻相同


参考反相器 a31



$$p=1$$



$$p=6/3=2$$



$$p=6/3=2$$

a31

一般为最小尺寸反相器

adm, 2011/10/11

CMOS逻辑门的延时特性

 本征延时

 努力延时

逻辑门的延时

逻辑门的传播延时

$$t_p = 0.69 R_d (C_{int} + C_{ext}) = \boxed{t_{p0}} + \boxed{t_{effort}}$$

本征延时 努力延时

本征延时：

与逻辑门的尺寸（S）无关

努力延时：

$$t_{effort} = 0.69 R_u C_{ext} / S$$

C_{int} ——本征电容

C_{ext} ——外部负载电容


R_d ——等效输出电阻

R_u ——单位尺寸逻辑门的等效输出电阻

S ——尺寸系数

问题：

从提高速度出发，应该如何确定逻辑门的尺寸？



$$\begin{aligned} t_p &= t_{p01} + 0.69R_{d1}C_{g2} + t_{p02} + 0.69R_{d2}C_L \\ &= t_{p01} + 0.69R_{d1}C_{gu2}S_2 + t_{p02} + 0.69R_{u2}C_L / S_2 \end{aligned}$$

本征时间常量

$$t_p = t_{p01} + 0.69R_{d1}C_{gu2}S_2 + t_{p02} + 0.69R_{u2}C_L / S_2$$

当两级门的努力延时相等时 t_p 取最小值，对应的


$$S_{2opt}^2 = \frac{R_{u2}C_L}{R_{d1}C_{gu2}} \quad t_{pmin} = t_{p01} + t_{p02} + 2 \times 0.69 \sqrt{R_{d1}C_{gu2}R_{u2}C_L}$$
$$= t_{p01} + t_{p02} + 2 \times 0.69 \sqrt{R_{d1}C_{g2}R_{d2}C_L}$$

$$R_d C_g = \frac{R_u}{S} S C_{gu} = R_u C_{gu} \triangleq \tau \quad \text{本征时间常量}$$


R_u 和 C_{gu} 是逻辑门自身的属性，由电路结构、工艺参数决定。

不同逻辑门的本征时间常量

对称反相器(PMOS和NMOS的尺寸比等于2)



NAND2门



(近似认为 $C_{ugn} = C_{ugp} = C_{gu}$)

$$\tau_{inv} = R_u (C_{ugn} + 2C_{ugp}) = 3R_u C_{gu}$$

$$\tau_{nand2A} = \tau_{nand2B} = R_u (2C_{gun} + 2C_{ugp}) = 4R_u C_{gu}$$

逻辑努力

$$\text{逻辑努力} = \frac{\text{逻辑门的本征时间常量}}{\text{对称反相器的本征时间常量}}$$

(*logical effort*)

通常用g表示: $g = \frac{\tau_{gate}}{\tau_{inv}} = \frac{R_{dgate} C_{ggate}}{R_{dinv} C_{ginv}}$

上拉输出电阻对应的逻辑努力称为上拉逻辑努力;


下拉输出电阻对应的逻辑努力称为下拉逻辑努力;

每个逻辑门的输入端有自己对应的上拉逻辑努力和下拉逻辑努力。


不同逻辑门的逻辑努力

对称反相器(PMOS和
NMOS的尺寸比等于2)

参考反相器



NAND2门



等效输出电阻相同

$$g=3/3=1$$

$$g=4/3$$

$$\tau_{inv} = R_u (C_{ugn} + 2C_{ugp}) = 3R_u \underline{C_{gu}}$$

$$\tau_{nand2A} = \tau_{nand2B} = R_u (2C_{gun} + 2C_{ugp}) = 4R_u \underline{C_{gu}}$$

逻辑努力的含义

- ✿ 等效输出电阻体现驱动能力： R_d 越小输出电流越大，驱动能力越强；输入电容是对前级电路的负载。
- ✿ 本征时间常量表示了单位驱动能力对应的输入电容或单位输入电容对应的驱动能力。
- ✿ 逻辑努力是消除了工艺因素后的相对的本征时间常量。
- ✿ 逻辑努力的物理意义：表征不同逻辑门结构的驱动能力和产生的负载效应间的关系。
 - 单位驱动能力对应的负载效应的（相对于反相器）大小
 - 单位输入电容对应的驱动能力的（相对于反相器）大小

努力延时与逻辑努力

$$t_{effort} = 0.69 R_d C_{ext} = 0.69 \frac{R_d C_g C_{ext}}{C_g} = 0.69 \tau \frac{C_{ext}}{C_g}$$

$$\frac{C_{ext}}{C_g} \triangleq f \quad \text{——等效扇出（电气努力），简称为扇出}$$

$$t_{effort} = 0.69 \tau f$$

设参考反相器的本征延时： $t_{p0} = 0.69 R_d C_{intinv}$

$$\begin{aligned} t_{effort} &= \frac{\tau_{gate}}{\tau_{inv}} \frac{f}{\gamma} t_{p0} \\ &= t_{p0} \times g \frac{f}{\gamma} \end{aligned}$$

$$\gamma \triangleq \frac{C_{intinv}}{C_{ginv}}$$

自载系数（与工艺和版图有关），典型值=1。

归一化门延时

🌿 逻辑门传播延时 $t_{pgate} = 0.69R_dC_{int} + 0.69\tau_{gate}f$


🌿 归一化本征延时：设 $0.69R_dC_{int} = p t_{p0}$

$$\begin{aligned} t_{pgate} &= p t_{p0} + g \frac{f}{\gamma} t_{p0} \\ &= t_{p0} \left(p + g \frac{f}{\gamma} \right) \end{aligned}$$

归一化门延时： $d = p + h/\gamma = p + g f/\gamma$

门努力(gate effort)

归一化门延时



逻辑努力的意义

含义：

- 表示某种逻辑门在负载效应和驱动能力的比值上与反相器之间的差异；
- 是门努力对等效扇出的敏感程度。
- 影响整个逻辑路径的最小传播延时；

性质：

- 与逻辑门的尺寸、工艺参数、版图情况无关
 - 只与逻辑门的拓扑结构有关
- 可以作为逻辑门性能优劣的评价指标。


逻辑努力越小越好。

逻辑努力的计算


第一步：设计晶体管尺寸，使逻辑门的驱动能力（通常考虑最坏情况）与参考反相器相同；

第二步：计算输入电容与参考反相器的输入电容之比。


对称反相器(PMOS和NMOS的尺寸比等于2)



NAND2门





NOR2门



逻辑努力计算举例

标准反相器

$$Y = \overline{A}$$




$$g_A = 3/3$$

$$p = 3/3$$

AOI21

$$Y = \overline{A \cdot B + C}$$



$$g_A = 6/3$$



$$g_B = 6/3$$

$$g_C = 5/3$$

$$p = 7/3$$

AOI22

$$Y = \overline{A \cdot B + C \cdot D}$$



$$g_A = 6/3$$

$$g_B = 6/3$$



$$g_C = 6/3$$

$$g_D = 6/3$$

$$p = 12/3$$

复杂AOI门

$$Y = \overline{A \cdot (B + C) + D \cdot E}$$



$$g_A = 5/3$$

$$g_B = 8/3$$

$$g_C = 8/3$$

$$g_D = 8/3$$

$$g_E = 8/3$$

$$p = 16/3$$

小结

- ❖ 逻辑电路性能优化要在本级的努力延时（性能）与前一级的努力延时（代价）之间寻求平衡。
- ❖ 不同结构的逻辑门在性能方面具有不同的“性价比”。
- ❖ 逻辑努力是逻辑门性价比的指标，它与工艺、尺寸因素无关，完全取决于电路结构。
- ❖ 复杂逻辑门往往具有更大的逻辑努力。

- 延时模型
- CMOS逻辑门的延时特性
- 速度优化

第三章

数字集成电路的速度

速度优化



关键路径



逻辑路径的优化




电路级优化




逻辑结构优化

关键路径



- 时序路径：两级寄存器间的信号传输路径，
 - 起点：时钟信号、原始输入
 - 终点：时序单元的数据输入端、原始输出
- 时序路径由时序弧组成
 - 逻辑门时序弧
 - 互连线时序弧
- 时钟频率由路径延时最长的时序路径决定（关键路径）
- 一个组合逻辑块中的延时最长的路径是其关键路径

关键路径的计算



关键路径

时序路径A-C: a1~a5;

路径A-C (B=1)

$$t_{pA\uparrow} = t_{a1\uparrow} + t_{a2\downarrow} + t_{a3} + t_{a4\uparrow} + t_{a5}$$

$$t_{pA\downarrow} = t_{a1\downarrow} + t_{a2\uparrow} + t_{a3} + t_{a4\downarrow} + t_{a5}$$

B=0时C=1, 延时=0

- 时序弧延时和信号翻转方向有关, 不同方向取值可能存在差别

- 时序弧的延时和上一级时序弧输出信号的翻转斜率有关

- 时序路径延时和输入图形有关

- 所有情况下延时最长的路径为关键路径

时序路径B-C: b1-b2-a5


路径B-C (A=0)

$$t_{pB\uparrow} = t_{b1\uparrow} + t_{b2\downarrow} + t_{a5\downarrow}$$

$$t_{pB\downarrow} = t_{b1\downarrow} + t_{b2\uparrow} + t_{a5\uparrow}$$

A=1时C=1, 延时=0

False-path



- 当 $B=0$ 时, $Z=0$ (与A、C、D无关), 电路的关键路径就是路径2;
- 当 $B=1$ 且 $A=1$ 时, $Z=0$ (与C、D无关), $A=0$ 时, $Z=1$ (与C、D无关), 关键路径为路径1;
- 经过C、D的所有路径都是根本不会有信号经过的, 如路径3, 这样的路径称为**虚假路径 (false path)**。
- 最大传播延时等于 $4t_{\text{gate}}$

结论

- ❖ 组合逻辑电路的性能优化是对一条条逻辑路径的优化。
- ❖ 电路优化时不需要对每一个逻辑路径和每一个逻辑门都进行优化，关键在于优化关键路径。
- ❖ 逻辑的延时与输入图形有关，关键路径只有在特定的输入图形下才被激活。

速度优化

🌿 关键路径

🌿 逻辑路径的优化

🌿 电路级优化

🌿 逻辑结构优化

逻辑路径的延时模型

N级逻辑门组成的逻辑路径（归一化）延时：

$$D = \sum_{i=1}^N (p_i + g_i \cdot f_i / \gamma) = \sum_{i=1}^N (p_i + h_i / \gamma)$$

第*i*级的努力: $h_i = g_i f_i$

路径电气努力: $F = C_L / C_{g1} \quad \prod_{i=1}^N f_i = \frac{C_{g2}}{C_{g1}} \cdot \frac{C_{g3}}{C_{g2}} \cdots \frac{C_L}{C_{gN}} = \frac{C_L}{C_{g1}} \equiv F$

路径逻辑努力: $G = g_1 g_2 \cdots g_N$

路径努力:

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GF$$

尺寸优化问题

设每级逻辑门的尺寸系数为 s_i , 优化 s_i 使得 D 最小:


$$D = \sum_{i=1}^N \left(\underbrace{p_i}_{\text{与 } s_i \text{ 无关}} + \underbrace{h_i / \gamma}_{\text{与 } s_i \text{ 有关}} \right) \quad H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = \underbrace{GF}_{\text{常数}}$$

最小延时条件: $h_1 = h_2 = \dots = h_N = h$

$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \quad f_i = h / g_i$$

$$\text{或 } t_{p\min} = t_{p0} \left(\sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \right)$$

反相器链的优化



$$g_i = 1, i = 1, 2, \dots, N, f_i = F^{1/N}$$

每级放大 f ，具有相同的等效扇出 f : a6

$$C_{gin,j} = \sqrt{C_{gin,j-1} C_{gin,j+1}}$$

反相器链最小延时:

$$t_p = N t_{p0} \left(1 + \sqrt[N]{F} / \gamma \right)$$

a6


——每级尺寸是它相邻两个反相器尺寸的几何平均数,
adm, 2011/12/13

分支努力

$$f = \frac{C_{on-path} + C_{off-path}}{C_{gin}}$$

分支努力:

$$b = \frac{C_{on-path} + C_{off-path}}{C_{on-path}}$$



$$\frac{f}{b} = \frac{C_{on-path}}{C_{gin}}$$

$$F = \prod_1^N \frac{f_i}{b_i}$$

存在分支的路径延时

N级逻辑门组成的逻辑路径（归一化）延时：

$$D = \sum_{i=1}^N \left(p_i + \frac{g_i \cdot f_i}{\gamma} \right)$$

第*i*级的努力: $h_i = g_i f_i$

路径电气努力: $F = C_L / C_{gl}$

$$F = \prod_1^N \frac{f_i}{b_i} = \frac{\prod_1^N f_i}{B}$$

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = \textcolor{red}{GFB}$$

小结

🔥 当逻辑路径中的各级逻辑门具有相同的门努力时，路径的总延时达到最小值；

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = \textcolor{red}{GFB}$$

$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma}$$

$$\text{或 } t_{p\min} = t_{p0} \left(\sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \right)$$

小结（续）

- ❖ 对于相同类型的逻辑门（如反相器链），每一级逻辑门的尺寸放大相同的倍数。
- ❖ 分支的存在增大了总路径努力 H
- ❖ 在最优条件下：
 - 外部的总负载被均匀地分摊在各级电路上
 - g 大的门具有较小的扇出
 - 路径的最小延时与各级门的本征延时之和、路径电气努力、路径逻辑努力和分支努力相关。

最优级比（等效扇出）与最优级数

$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma}$$

N有最优值

对于给定负载, C_L 和给定的输入电容 C_{in}
寻找最优的级比 f

反相器链: $D = N \left(F^{1/N} / \gamma + 1 \right)$


$$\frac{\partial D}{\partial N} = \gamma + \sqrt[N]{F} - \frac{\sqrt[N]{F} \ln F}{N} = 0$$

$$\Leftrightarrow f = \exp(1 + \gamma/f) \quad (\text{超越方程})$$

最优有效扇出 f

最优的等效扇出 f 与反相器链中的自载系数 γ 的关系：

$$f = \exp(1 + \gamma / f)$$




For $\gamma = 0, f = e,$
 $N = \ln F$
For $\gamma = 1, f_{opt} = 3.6$

数值解





f 对 t_p 的影响

典型自载情况： $\gamma=1$



f 大于最优值并不会过多的影响延时，但能减少所要求的缓冲器级数和实现面积。通常 $f = 4$ 。

缓冲器设计

	N	f	t _p	a27
	1	64	65	
	2	8	18	
	3	4	15	
	4	2.8	15.3	

a27

对于路径负载较大的情况，可以通过在路径中插入缓冲器来提高延时、减小功耗。

adm, 2011/12/13

优化缓冲器级数

当负载和第一级的输入电容给定时，假设实现所要求功能的逻辑部分为 n_1 级。

假设为达到最短延时，在逻辑链中需插入 $N - n_1$ 级反相器，使总共有 N 级。

$$D = \frac{NH^{\frac{1}{N}}}{\gamma} + N - n_1 + \underline{P}$$

原 n_1 级门的总本征延时，与 N 无关


$$\frac{\partial D}{\partial N} = \frac{H^{1/N}}{\gamma} + 1 - \frac{H^{1/N} \ln H}{\gamma N} = 0$$

与反相器链的情况类似，可得到

$$h = H^{1/\hat{N}} = 3.6(\gamma = 1), \hat{N} = \log_{3.6} H$$


为达到最短延时，在逻辑链中插入的反相器个数为： $\hat{N} - n_1$

逻辑链总延时(D)对于级数(N)的敏感程度



延时对 N 并不敏感，一般选取 $h=4$ ， $N=\log_4 H$

插入的反相器个数只能是偶数。



$$h = g_1 f_1 = g_2 f_2 = \dots = g_i f_i$$

$$f_i = \frac{h}{g_i}$$

各级的尺寸系数:

$$s_i = \frac{C_{gi}}{g_i C_{ref}} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} C_{g(i-1)} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} C_{g(i-2)}$$

$$= \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} C_{g1} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} \cdot g_1 s_1 C_{ref}$$

$$= \frac{g_1 s_1}{g_i} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} = \frac{g_1 s_1}{g_i} \prod_{j=1}^{i-1} \left(\frac{f_j}{b_j} \right)$$

教科书第6章公式 (6.18)

a26

在确定了 N 和 h 后我们可以推算各级逻辑门的尺寸系数。

adm, 2011/12/13

优化方法

- ❖ 计算路径的努力: $H = GBF$
- ❖ 求最优级数 $N \sim \log_4 H$
- ❖ 计算一级的努力 $h = H^{1/N}$
- ❖ 画出具有这一级数 (N) 的路径的草图
- ❖ 从任意一边开始, 求出各级的尺寸:

$$C_{g(i+1)} : C_{gi} = h / (g_i b_i)$$

$$s_i = \frac{C_{gi}}{g_i C_{ref}}$$

Reference: Sutherland, Sproull, Harris, "Logical Effort", Morgan-Kaufmann 1999

小结

- ❖ 逻辑链中当各级的努力延时 (h) 相同并且接近等于 4 时, 整个逻辑链路径的延时最快。
 - 采用“较少”级数 (逻辑门的数目较少) 时, 逻辑链未必最快。
 - 采用“大尺寸”逻辑门时, 逻辑链未必最快, 却会增加面积和功耗。
- ❖ 逻辑链的路径总延时对于级数偏离“最优级数”的敏感程度不大。
 - 使每级的门努力稍大于 4 可减少面积与功耗, 但速度减慢不多。
 - 但当每级的门努力大于 6~8 时, 速度会明显变慢。

小结（续）

- ❖ 分支努力较大的节点应采用逻辑努力较小的门来驱动。
 - 分支上的逻辑门采用较小的尺寸。
 - 对非关键分支上的逻辑门进行缓冲以减少对关键路径的影响。

逻辑努力方法的局限性

逻辑努力方法的精度不高：

- 它没有考虑输入信号翻转时间、互连线负载的影响；
- 忽略了速度饱和效应、体效应等二阶效应，没有考虑版图因素。

无法处理复杂的逻辑结构，当电路中存在复杂分支时，使用手动方式进行分析将变得极其困难。

无法用来优化功耗和面积。

速度优化

- ❖ 关键路径
- ❖ 逻辑路径的优化
- ❖ 电路级优化
- ❖ 逻辑结构优化

a25

a25

电路级优化是对单个逻辑门的优化，大扇入的复杂逻辑门和大扇出的逻辑门的延时往往是整个路径延时的主要部分

adm, 2011/12/13

大扇入逻辑门的优化技术1



增大串联网络中外侧晶体管尺寸

分布 RC网络

$$M1 > M2 > M3 > \dots > MN$$

(最靠近输出端的晶体管尺寸最小)


可以使延时减少20% 以上;
但实际版图中由于不规则,
需要把晶体管的距离拉开,
从而使内部电容增加, 抵
消了收益。




大扇入逻辑门的优化技术2

🔥 优化晶体管的次序：

- 最迟到达的输入信号应当作为内层输入（放在接近输出端处）



延时由 C_L , C_1 和 C_2 的放电时间决定




延时由 C_L 的放电时间决定

大扇入逻辑门的优化技术3

改变逻辑结构（控制最大扇入）

a24

$$F = ABCDEFGH$$



a24

Reduced fan-in -> deeper logic depth

Reduction in fan-in offsets, by far, the extra delay incurred by the NOR gate (second configuration).

Only simulation will tell which of the last two configurations is faster, lower power

adm, 2011/12/13


8 输入AND门（与门）的3种实现方法

结构	传播延时
基于8输入逻辑门的结构	6.2ns
基于4输入逻辑门的结构	5.24ns
基于2输入逻辑门的结构	3.19ns

大扇出逻辑门的优化

🔥 插入缓冲器将扇入与扇出隔离

a23



a23

Reduce CL on large fan-in gates, especially for large CL, and size the inverters progressively to handle the CL more effectively
adm, 2011/12/13

关键翻转方向的优化

采用不对称逻辑门

- 具有不同上升和下降时间的不对称逻辑门（Skewing Gate），使关键翻转方向的传播延时下降。
 - HI-skew gates** 有利于输出上升（减小 nMOS）
 - LO-skew gates** 有利于输出下降（减小 pMOS）
 - 但是会使另一个方向的翻转变慢
- 减小输入关键信号的输入管尺寸


如**Reset** 很少发生时，

可减少输入管**A**的尺寸,增大reset管尺寸，
以减少A的输入电容。

$$g_A = 10/9 (< 4/3)$$

$$p = 13/9 (< 6)$$

同时缩小p管尺寸，
减小自载电容




速度优化

- ❖ 关键路径
- ❖ 逻辑路径的优化
- ❖ 电路级优化
- ❖ 逻辑结构优化

逻辑级优化(1)

🔥 优化逻辑深度

- 技术：重组结构、流水线、重定时、工艺映射




现已有很好的逻辑综合工具

逻辑级优化(2)

- 减少关键路径上逻辑门的扇出（负载）


扇出变小



逻辑级优化(3)

将最迟到达的信号放到接近输出端处

最迟到达信号



总结

🌿 延时估算的基本模型：RC网络和Elmore延时公式

- 等效电阻法和等效电流法
- 注意电容的密勒效应

🌿 逻辑门延时：

- t_p 随 V_{DD} 增大减小，但是当 V_{DD} 非常大时并不敏感
 - $t_p \sim C_L V_{DD} / (V_{DD} - V_T - V_{DSAT}/2)$ （速度饱和）
- 延时与输入信号斜率有关，近似为线性关系

总结（续）

🔥 逻辑门延时(续)：

对于复杂逻辑门

- 要考虑内部节点电容的影响
- 与扇入有关（平方关系）、与输入图形有关
- 逻辑努力反映了逻辑门相同驱动能力下对前级负载的大小，和晶体管尺寸无关，与逻辑门的类型有关。
- $D=h+p$ —— p 与尺寸无关，速度优化的条件是 $h=4$ ， $N=\log_4 H$

🔥 逻辑门的延时优化

- 多管堆叠时逐级增大晶体管尺寸
- 非对称逻辑门
- 关键信号优化
- 减小扇入

总结（续）

逻辑结构的速度优化

- 关键是优化关键路径（路径延时与输入图形和输入信号翻转方向有关）
- 电路级优化：
 - 插入缓冲级和h优化（尺寸优化）
 - 逻辑门优化
- 逻辑级优化：逻辑重构、输入重排、减小扇入、调整关键路径逻辑、流水线与重定时
- 结构优化：参见数据通路部分