

- CMOS逻辑门的功耗
- 低功耗电路技术
- 功耗与延时的关系

第四章

数字集成电路的功耗

CMOS逻辑门的功耗


动态功耗

- 充放电功耗
- 直流通路引起的功耗

静态功耗

逻辑门翻转中的能量

- ❖ 逻辑门输出充电时从电源汲取电流（产生电源能量消耗）。
- ❖ 产生的总能耗等于 $C_L V_{DD} V_{sw}$ ，其中一半消耗在充电电阻上，一半储存在电容中。
- ❖ 储存在电容中的能量在输出由高变低的过程中消耗在放电电阻上。



逻辑门的功耗

🔥 能耗：从电源中取得的总能量

$$\begin{aligned} E_{0-1} &= C_L V_{DD} V_{sw} \\ &= Q V_{DD} \quad \text{a1} \end{aligned}$$

全摆幅电路： $E_{0-1} = C_L V_{DD}^2$

🔥 功率消耗（功耗）：

• 平均功耗：单位时间内的能耗 $P = \frac{E}{\Delta T}$ 瞬时功耗： $P(t) = i(t) \cdot V_{DD}$

逻辑门的平均功耗： $P_{av} = \frac{E}{\Delta T} = E_{0-1} f_{0-1} = C_L V_{DD} V_{sw} f_{0-1}$ 逻辑门的峰值功耗：

全摆幅电路： $P_{av} = C_L V_{DD}^2 f_{0-1}$ 0-1翻转频率 $P_{peak} = i_{peak} \cdot V_{DD}$

幻灯片 4

a1

降低信号摆幅可以减小电路功耗。

adm, 2011/10/6

开关活动性

$$P = C_L V_{DD}^2 f_{0-1} = C_L V_{DD}^2 \alpha_{0-1} f$$

等效电容 C_{EFF} 开关活动性 α_{0-1} 工作频率 f

📌 开关活动性 (switching activity) : 逻辑门一个周期内发生0-1翻转的概率。

📌 $\alpha_{0 \rightarrow 1} = p_0 \cdot p_1$ a4

- 各个周期的输入相互独立 $\alpha_{0 \rightarrow 1} = p_0 \cdot p_1 = p_0 \cdot (1 - p_0)$

0-1概率分布均匀时活动性最高。

- 输入是独立的均匀分布，N输入静态门的开关活动性：

$$\alpha_{0 \rightarrow 1} = p_0 \cdot p_1 = \frac{N_0}{2^N} \cdot \frac{N_1}{2^N} = \frac{N_0(2^N - N_0)}{2^{2N}}$$

幻灯片 5


a4

开关活动性=一个周期中为0的概率乘以下一个周期为1的概率。

adm, 2011/10/6


信号间的相关性问题

Inter-Signal Correlations



没有重聚扇出的逻辑电路

$$\begin{aligned} p_z &= p(Z=1) = p(B=1, C=1) \\ p_{0-1} &= (1 - p_B p_C) p_B p_C \\ &= \left(1 - \frac{1}{2} \cdot \frac{1}{2}\right) \frac{1}{2} \cdot \frac{1}{2} = 3/16 \end{aligned}$$



具有重聚扇出的逻辑电路

$$\begin{aligned} p_z &= p(Z=1) = p(B=1, C=1) \\ &= p(B=1) \cdot p(C=1 | B=1) \quad \text{B和C相关} \\ &= p_B \cdot 0 = 0 \end{aligned}$$


信号间存在相关性时，必须利用条件概率建立模型，利用CAD 工具进行信号间相关性的分析。

开关活动性的分析非常复杂

- ❖ 信号通过逻辑门时可以改变统计特性；
- ❖ 信号间的相关性：即便原始信号输入互不相关，但通过逻辑电路后就会变得相关。——采用条件概率；
- ❖ 时序电路中含有反馈，翻转概率和电路状态有关。

动态或虚假翻转

- ❖ 非零延时造成的动态故障 (dynamic hazard) 或毛刺 (glitch)
- ❖ 虚假翻转会引起额外的功耗



幻灯片 8

a7

out1-out3初始时都为1，输入上升后，应该out1=0,out2=1.....，但out1变为0前，out2会变为0，出现虚假翻转。

adm, 2011/10/6

LX10

组合逻辑中由于信号传播延时的差异可能会产生信号的“毛刺(glitch)”，也就是信号短时间地处于不同于最终稳定值的状态，甚至在稳定到正确逻辑电平之前出现多次翻转。“一般来说，当一个门的输入有两个或两个以上信号发生改变时，由于这些信号是经过不同路径产生的，使得它们状态改变的時刻有先有后，这种时差引起的现象称为竞争(race)。”竞争有时会导致险象(hazard)发生——出现毛刺。

Li XY, 2021/10/4

CMOS逻辑门的功耗



动态功耗



- 充放电功耗
- 直流通路引起的功耗



静态功耗


短路电流

在门翻转的过程中有一段时间上拉网络和下拉网络同时导通，产生电源到地的直接通路（短路），引起**短路电流**。



摘自：《CMOS超大规模集成电路设计（第四版）》，Neil H.E. Weste等著，电子工业出版社

短路电流功耗



*如果 $V_{DD} < V_{Tn} + |V_{Tp}|$, 短路功耗可完全消除。

1. 短路电流功耗和输入/输出的翻转速率有关;
2. I_{peak} 与器件的尺寸成正比;
3. 每次逻辑门翻转 (无论什么方向) 都会产生短路电流功耗。


短路功耗最小化



在整个电路层次上，使输入和输出信号的上升/下降时间匹配来达到短路电流功耗最小。对一个门即要求它的输入和输出上升时间相等。

与输入输出上升/下降时间比率及电源电压的关系

LX2



LX2

实际中延时优化的逻辑路径各级电路的传播延时相近 (t_p 相等), 因此输出信号的翻转时间也大致相等 (因为翻转时间与传播延时成正比, $t_p=0.69RC, t_{f/r}=2.2RC$) 。

Li XY, 2014/10/19

CMOS逻辑门的功耗

动态功耗

- 充放电功耗
- 直流通路引起的功耗

静态功耗


静态功耗

❖ 电路静态时存在的功耗，由静态漏电流引起

- 亚阈值漏电流—— I_{SUB}
- 栅极漏电流—— $I_{\text{GS}}, I_{\text{GD}}$
- 漏极泄漏电流（次表面BTBT 漏电，GIDL）—— I_{LEAK}

❖ 影响静态功耗的因素

- V_T 、温度、电源电压
- 器件尺寸：
 - W/L , WL , 有源区面积
 - 近似与逻辑门尺寸系数成正比



逻辑门的亚阈值漏电功耗


❖ 若只考虑亚阈值漏电，一个反相器的静态功耗由截止器件 I_{sub} 决定。

亚阈值电流公式：
$$I_{sub} = \frac{W}{L} I_{ds0} 10^{\frac{V_{gs} - (V_{T0} - \eta V_{ds})}{S}} \left(1 - e^{-\frac{V_{ds}}{\phi_T}} \right)$$

LX4

截止器件的漏电流：
$$I_{off} = I_{sub} |_{V_{gs}=0, V_{ds}=V_{DD}} = \frac{W}{L} I_{ds0} 10^{\frac{-(V_{T0} - \eta V_{DD})}{S}} \left(1 - e^{-\frac{V_{DD}}{\phi_T}} \right)$$

$\phi_T = kT/q$: 热电压




幻灯片 15

LX4


$V_t = V_{t0} - \eta V_{ds}$ (DIBL)代入 I_{sub} 公式, 将 $V_{gs}=0, V_{ds}=0$ 时的 I_{sub} 定义为截止状态下的漏电流 I_{off} , 重新整理表达式成与 I_{off} 相关的形式。

Li XY, 2015/10/17


堆叠效应对亚阈值漏电的影响



$$\begin{cases} M2: I_2 = I_{ds0} 10^{\frac{-V_{T0}}{S}} (1 - e^{\frac{-V_x}{\phi_T}}) \approx I_1 (1 - e^{\frac{-V_x}{\phi_T}}) \\ M1: I_2 = I_{ds0} 10^{\frac{-V_x - V_{T1}}{S}} (1 - e^{\frac{V_x - V_{DD}}{\phi_T}}) \end{cases}$$



(a) M1的I-V_{gs}曲线




(b) M2的I-V_{ds}曲线
(V_{gs}=0)

$$I_1 = I_{ds0} 10^{\frac{-V_{T0}}{S}} (1 - e^{\frac{-V_{DD}}{\phi_T}})$$

假设 $e^{\frac{-V_{DD}}{\phi_T}} \ll 1$ ，则

$$I_1 \approx I_{ds0} 10^{\frac{-V_{T0}}{S}}$$

负载线法分析



(c) I_2 - V_x


堆叠效应对亚阈值漏电的影响（续）

- ❖ 两个截止的MOS管堆叠，由于亚阈值漏电流的存在，各自的源漏两端都会产生压降，减小了上方NMOS管的 V_{GS} 、 V_{BS} 和 V_{DS} ，漏电流的值小于没有堆叠的情况。
- ❖ 由于体效应， V_{SB} 的提高 会增加 V_T
- ❖ 由于DIBL, V_{DS} 的减小会增加 V_T


堆叠效应对亚阈值漏电的影响（续）

堆叠效应


40nm 工艺, $W/L=120\text{nm}/40\text{nm}$ 的截止NMOS管堆叠后的泄漏电流
(SPICE仿真结果)




输入图形对静态功耗的影响



电源电流=7.02pA






电源电流=8.98pA



电源电流=44.7pA

NAND3门的静态功耗

40nm工艺, $V_{DD} = 1.1V$



堆叠效应增强,
亚阈值漏电减小


堆叠效应减弱, 亚阈值
电流增大;

- LX11** M1漏极同时存在亚阈值漏电流和BTBT漏电流；导通的PMOS管存在栅极漏电流
Li XY, 2022/10/17
- LX12** 堆叠效应增强使得M1的亚阈值漏电流变小；BTBT电流变化不大，总电流 $2.14 \approx 0.48 + 2.83 - 1.2$
Li XY, 2022/10/17
- LX13** 高阈值器件放在内侧的堆叠效应弱于放在外侧，所以亚阈值漏电流比第二幅图略大。高阈值器件的衬底掺杂浓度高，此表面BTBT漏电流大，所以总电流最大
Li XY, 2022/10/17

NAND3门的静态功耗（续）


栅极漏电流

总的栅极泄漏电流可达到4.2pA，已超过了亚阈值泄漏电流。



NAND3门的静态功耗（续）

❖ 复杂逻辑门的关断开关网络中也会存在栅极泄漏电流



复杂逻辑门的功耗



电容充放电功耗

- 与输入图形有关，因为充电的节点电容不同
- 与开关活动性有关
- 与初始输入有关，影响实际充电电容的大小（时序单元与状态有关）



短路电流功耗

与输入图形有关，因为

1. 导通电阻不同
2. 输出信号的翻转斜率不同



静态功耗

因堆叠晶体管的数目、存在栅氧泄漏电流的晶体管面积等因素的不同，也与输入图形有关


- CMOS逻辑门的功耗
- 低功耗电路技术
- 功耗与延时的关系

第四章


数字集成电路的功耗

降低开关活动性的设计技术1

🔥 逻辑重组：相同逻辑函数不同逻辑结构



总体开关活动性较低；存在毛刺；传播延时大。



总体开关活动性较高；无毛刺；传播延时小。

	O1	O2	F
p1(链形结构)	1/4	1/8	1/16
p0=1-p1(链形结构)	3/4	7/8	15/16
开关活动性(链形结构)	3/16	7/64	15/256
p1(树形结构)	1/4	1/4	1/16
p0=1-p1(树形结构)	3/4	3/4	15/16
开关活动性(树形结构)	3/16	3/16	15/256


降低开关活动性的设计技术2

🚩 输入排序


$$p(A=1)=0.5$$

$$p(B=1)=0.2$$

$$p(C=1)=0.1$$



$$p(0-1)=(1-0.5*0.2)(0.5*0.2)\\=0.09$$



$$p(0-1)=(1-0.2*0.1)(0.2*0.1)\\=0.0196$$

推迟具有较高翻转率的信号（即信号概率接近**0.5**的信号）。

降低开关活动性的设计技术3




通过均衡信号路径来减少毛刺

- 毛刺主要是由于在电路中路径长度失配引起——使一个电路的所有到达时间都相同可以大大减少毛刺
- 由于互连延时所占比重日益增加，路径匹配变得非常困难——但是路径匹配程度较高可以减小毛刺的幅度

降低开关活动性的设计技术4


🌸 利用时序单元来消除毛刺

- **重定时技术**：把寄存器放在虚假翻转活动性高的逻辑和大电容节点之间。
- 当存在毛刺的逻辑级数较多时，需要**插入寄存器**。
但会带来额外的时序单元功耗



分时复用资源的讨论

- ❖ 随机信号：功耗相同
- ❖ 具有独特分布特性的数据传递：分时复用方法的功耗可能偏高（低功耗设计中避免采用）



减少器件数可以减少静态漏电流。

- CMOS逻辑门的功耗
- 低功耗电路技术
- 功耗与延时的关系

第四章

数字集成电路的功耗

功耗与延时的关系

影响功耗和延时的因素

 电路尺寸优化（动态功耗）

 电压优化

 综合优化

功耗、能耗和延时

一个逻辑门的功耗（忽略短路功耗）

$$P_{dyn} = \alpha C_L V_{DD}^2 f_{max}$$

$$I_{off} = \frac{W}{L} I_{ds0} 10^{\frac{-(V_{T0} - \eta V_{DD})}{S}} \left(1 - e^{-\frac{V_{DD}}{\phi_T}} \right), \quad P_{sta} \approx I_{off} V_{DD} \quad (\text{静止状态})$$

LX5

延时

$$t_p = \frac{C_L V_{SW}}{I_{DSAT}} = \frac{C_L V_{DD}}{k_s \frac{W}{L} (V_{DD} - V_T)^\alpha}$$

$$C_L \text{ — } t_p, P_{dyn}$$

$$W \text{ — } t_p, P_{dyn}, P_{sta}$$

$$V_T \text{ — } P_{sta}$$

$$V_{DD} - V_T \text{ — } t_p$$

$$V_{DD} \text{ — } P_{dyn}, t_p, P_{sta}$$

幻灯片 32

a30 $V_t = V_{t0} - \eta V_{ds}$ (DIBL)代入 I_{sub} 公式, 将 $V_{gs}=0, V_{ds}=0$ 时的 I_{sub} 定义为截止状态下的漏电流 I_{off} , 重新整理表达式成与 I_{off} 相关的形式。
adm, 2012/10/9

LX5 忽略本征电容和除亚阈值漏电外的其它静态功耗。
Li XY, 2015/10/17

功耗与延时的关系

❖ 影响功耗和延时的因素

❖ 电路尺寸优化（动态功耗）

❖ 电压优化

❖ 综合优化

功耗延时积

功耗延时积： $PDP \triangleq P_{av} \cdot t_p$ 把一个电路操作期间的平均功耗和它完成一次操作所用的时间相乘得到的乘积。

PDP是一个门的每个开关事件所消耗的能量。

一个静态反相器翻转期间的平均功耗 $P_{av} = CV_{DD}^2 / t_p$

传播延时是 t_p ，功耗延时积就等于 CV_{DD}^2

——和逻辑门的传播延时和平均功耗都无关。

- 传播延时是由一给定数量的能量能存放在电容上的速度决定的。

- 给定的工艺和门的拓扑结构，驱动相同外部负载（忽略本征负载）时，PDP一般为常数（与 r_{eq} 无关）。

——延时 tradeoff 功耗

幻灯片 34

a32

增大Req, tp增加, Pav减小; 减小Req, tp减小, Pav增大。
adm, 2011/10/6

低功耗评价指标

- ❖ 单纯评价功耗是没有意义的，因为可以通过增加延时或降低翻转速率来降低功耗，而性能是不能无限制地牺牲的。
- ❖ 在给定性能要求的情况下的功耗水平才是有实际意义的，即低功耗设计的目标是降低完成某项计算（如一次翻转）所消耗的**能耗**。

均衡能耗和延时重要性的评价指标

能量延时积：

$$EDP = PDP \times t_p = P_{av} \times t_p^2$$

同时考虑性能和能耗的衡量,经常作为最后的质量评价。

ED² 延时更加重要



ED^{0.5} 能耗更加重要

ED³ 延时重要性更高

.....

其它综合评价指标（能耗指标和延时指标具有不同的权重。）

逻辑路径优化空间



稍微放宽一点
延时约束就会
带来显著的能
耗降低。

逻辑努力方
法确定的最
优尺寸


三级反相器链，固定 C_{in} 和 C_L ，调整2、3级逻辑门尺寸得到的能量-延时空间。

给定延时增量下的功耗最小化（尺寸调整）

$$C_{load} = C_k \cdot \prod_{i=k}^N f_i = C_k \cdot \prod_{i=k}^N \frac{h_i}{g_i}$$
$$\Rightarrow C_k = C_{load} \cdot \prod_{i=k}^N \frac{g_i}{h_i}$$

第k级输入电容

在LE工作点的基础上，在维持其它各级h不变的情况下，将第N级的尺寸缩小s倍（增大 h_N ），前面各级的尺寸会随之缩小s倍。



不同指标对应的最优工作点下的各级反相器尺寸（6级反相器链）

LX9

指标中的能耗越重要，后级门的尺寸越小。

Li XY, 2014/10/11

功耗与延时的关系

- 影响功耗和延时的因素
- 电路尺寸优化（动态功耗）
- 电压优化
- 综合优化

总能耗优化

❖ 降低电源电压可以降低能耗

❖ 延时: $V_{DD} < V_T$, MOS管在亚阈值工作, N级反相器的延时

$$D = \frac{NC_L V_{DD}}{I_{on}} = \frac{NC_L V_{DD}}{I_{off} 10^{\frac{V_{DD}}{S}}}$$

$$E_{total} = E_{dyn} + E_{leak} = C_{eff} V_{DD}^2 + W_{eff} I_{off} V_{DD} D \quad \text{a20}$$

❖ 总能耗


$$\begin{aligned} &= C_{eff} V_{DD}^2 + W_{eff} I_{off} V_{DD} \cdot NC_L V_{DD} \left(I_{off} 10^{\frac{V_{DD}}{S}} \right)^{-1} \\ &= V_{DD}^2 \left(C_{eff} + W_{eff} NC_L 10^{\frac{-V_{DD}}{S}} \right) \end{aligned}$$

对 V_{DD} 求导可以找到最小能耗工作点。

幻灯片 40

- a20** W_{eff} 是总的有效晶体管栅宽（只考虑截止管）。
adm, 2012/10/8
- a26** I_{on} 等于 $V_{gs}=V_{DD}$, $V_{ds}=V_{DD}$ 时的亚阈值电流。
adm, 2013/10/7

考虑静态功耗的能耗优化



a19

$$E_L = I_{LEAK} V_{DD} t_p$$

$$I_{leak} = \frac{W}{L} I_{ds0} 10^{\frac{-(V_{T0} - \eta V_{DD})}{S}} \left(1 - e^{-\frac{V_{DD}}{\phi_T}} \right),$$

$$t_p = \frac{C_L V_{SW}}{I_{DSAT}} = \frac{C_L V_{DD}}{k_s \frac{W}{L} (V_{DD} - V_T)^\alpha}$$

a19

$EL = t_d \times I_{leak} \times VDD$, 其中延时 t_d 的变化起到了主导作用, 这是因为 (1) 静态功耗由关断晶体管决定, 它的 $V_{gs}=0$ (与 V_{dd} 无关), 亚阈值漏电主要受 V_{ds} 随 VDD 变化的影响, 呈指数关系增加, 相对变化缓慢; 而延时主要由导通管的充放电电流决定, 导通管的 $V_{gs}=V_{dd}$, 所以亚阈值区充放电电流对 V_{dd} 更敏感, 主导了 EL 的变化 (2) 在超阈值区域, t_d 和 I_{leak} 随 VDD 的变化都趋于饱和, E_L 对 VDD 的敏感度降低。

adm, 2013/10/7

EDP与电源电压的关系

提高电源电压能减少延时，但会增加功耗。

设NMOS 和PMOS 管具有相同的阈值电压和饱和电压，
则反相器传播延时可简化为

$$t_p \approx \frac{\alpha C_L V_{DD}}{V_{DD} - V_{TE}} \quad \text{a25}$$

其中， $V_{TE} = V_T + V_{DSAT} / 2$ ， α 由工艺参数决定。


$$PDP = \frac{1}{2} C_L V_{DD}^2$$

$$\therefore EDP = \frac{\alpha C_L^2 V_{DD}^3}{2(V_{DD} - V_{TE})}$$

a25

tp近似公式参见教材公式5.21, 或第四章讲义P16, 近似认为 $\lambda=0$ 。
adm, 2011/10/6

动态功耗EDP的优化



EDP 达最小值时的
 V_{DD} 值为
 $\frac{3}{2}V_{TE}$


对阈值在0.5V 范围的亚微米工艺
 V_{DDOPT} 为1V左右。

功耗与延时的关系

- ❖ 影响功耗和延时的因素
- ❖ 电路尺寸优化（动态功耗）
- ❖ 电压优化
- ❖ 综合优化


能耗与延时 vs $V_{DD}-V_T$ (等值线法)

0.18um工艺环振的能耗和延时等值线



(a)

活动因子=1



(b)

活动因子=0.1

最低能耗

a21


a22

幻灯片 45

a21 活动因子降低，动态功耗较不重要，所以电路可以运行在较高的电源电压下，然后可以提高阈值以减少泄漏，总功耗能大大减少。
adm, 2012/10/8

a22 (a) 中最优值出现在 $V_{dd}=0.13V$, $V_t=0.37V$ 处。
adm, 2012/10/8

考虑静态功耗后的EDP



EDP等值线和速度等值线（已归一化）


- 存在最优工作点。
- 要获得比最优工作点更高的速度，必须加大EDP。

工艺设计


工艺	V_{DD}	V_T	面向应用
标准工艺	标准	标准	通常应用
高速工艺(HS)	标准	低	高速应用
低压工艺 (LV)	低	低	以动态功耗为主（高开关活动性）的低功耗应用
低漏电工艺(LL)	标准	高	以静态功耗为主的低功耗应用

电源电压和阈值电压优化

对于给定的延时，进行操作的最优电源电压和阈值电压是在延时等值线和能耗等值线的切点上



尺寸、Vdd优化



目标：使整个电路的功耗最小

- 设计参数： f 和 V_{DD}
- $t_p \leq t_{pref}$ ($f=1$ 同时 $V_{DD} = V_{ref}$ 的电路延时)

$$t_p = t_{p0} \left(\left(1 + \frac{f}{\gamma} \right) + \left(1 + \frac{F}{f\gamma} \right) \right)$$

$$t_{p0} \propto \frac{V_{DD}}{V_{DD} - V_{TE}}$$

•减小 f 可以减小总的等效电容 C_{eff} ;

•如果 $t_p < t_{pref}$, 可以通过降低 V_{DD} 的方法以性能换取功耗的改善

确定晶体管尺寸

性能约束: ($\gamma=1$)

$$\frac{t_p}{t_{pref}} = \frac{t_{p0}}{t_{p0ref}} \frac{\left(2 + f + \frac{F}{f}\right)}{(3 + F)} = \frac{V_{DD}}{V_{ref}} \frac{V_{ref} - V_{TE}}{V_{DD} - V_{TE}} \frac{\left(2 + f + \frac{F}{f}\right)}{(3 + F)} = 1$$

一次翻转的能耗


(E_{ref} 为参考电路即 $f=1$ 及 $V_{DD} = V_{ref}$ 时的能量)

$$E = V_{DD}^2 C_{g1} [(1 + \gamma)(1 + f) + F]$$

$$\frac{E}{E_{ref}} = \left(\frac{V_{DD}}{V_{ref}}\right)^2 \left(\frac{2 + 2f + F}{4 + F}\right)$$

电路总电容

性能不变条件下的 V_{DD} vs. f



- 达到最优尺寸系数之前加大 f ，在保持性能不变时可以降低 V_{DD} ；

- 达到最优尺寸系数后，进一步加大尺寸只会加大自载影响而使性能降低，为了维持性能不变必须提高 V_{DD} 。

- 当 V_{DD} 接近 V_{TE} 时，增加尺寸只允许降低很少的电压

能耗与f间的关系（维持性能不变）


通过改变器件尺寸并同时降低电源电压是降低能耗的有效办法。

- 增大尺寸虽然会增加电容
- 但是性能的改善却允许 V_{DD} 下降

在 f 的最优值之外进一步加大器件尺寸将使能量显著增加

当 V_{DD} 接近 V_{TE} 时，增加尺寸只允许降低很少的电压，因而只能达到很少的能量降低。

考虑能量时的最优尺寸系数小于考虑性能时的最优尺寸



$F = 20$ 时, $f_{opt}(\text{能量}) = 3.53$
 $f_{opt}(\text{性能}) = 4.47$

幻灯片 52

a31

给定 f , 由上图 (式) 可确定唯一的VDD,即可得到对应的E/Eref

adm, 2011/10/17

总结

❖ CMOS电路的功耗来源：

- 充放电功耗： $CV_{DD}V_{sw}f_{0-1}$
- 短路电流功耗：使所有门的翻转时间相等
- 静态泄漏功耗：与阈值电压关系密切、堆叠效应、与电路尺寸成正比

❖ 复杂逻辑门的功耗与输入图形有关

❖ 低功耗设计的衡量方式是能耗最小化

❖ 低功耗设计指标：

- PDP (E)，EDP，ED^x

❖ 最低能耗一般出现在亚阈值区，近阈值逻辑具有最佳的能量效率

总结（续）

✎ 低功耗设计中的折中问题

- P-W-D:
 - 减小门尺寸减小功耗，但增大延时
 - 优先增大能耗大的逻辑门的延时
- P- V_{DD} -D: 降低电源电压会降低功耗，但增加电路延时
 - 存在使EDP最优的 V_{DD}
- E_{dyn} - V_{DD} - E_{leak} : 能耗优化中，加大延时来降低动态能耗的同时会增加静态能耗
 - 损益平衡点（最优工作点）与活动因子有关

总结（续）

- $D-V_T-P_{\text{leak}}$: 阈值电压升高可以降低静态功耗，但增大延时
- 尺寸优化的基础上降低电源电压可以把延时盈余转化成功耗收益。
- 对于给定工艺，存在最优的 V_{DD} vs. V_T 配置。
 - 升高阈值电压的同时升高 V_{DD} ，可以在减小静态功耗的同时维持延时水平，代价是增加动态能耗。

总结（续）

- 补充：纳米工艺下还要考虑不同泄漏电流之间的折中——增大衬底反偏置电压、采用高阈值器件在减小 I_{sub} 的同时会增大 I_{BTBT}