






F = 1 · G + 0 · $\overline{G}$ = G



互补网络是指由PMOS和NMOS组成的两个开关网络。在CMOS电路中一个由NMOS组成一个由PMOS组成，他们之间从结构上具有NMOS并联对应PMOS串联，NMOS串联对应PMOS并联的对应关系。



导通条件：开关网络两端之间的各条通路的导通条件之间是“或”的关系；同一条通路上的彼此串联的各个开关的导通条件是“与”的关系。


- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略

第一章 结论


数字电路是处理数字信号的电路。它具有离散的状态，用来执行逻辑代数运算，由完成各种逻辑运算的基本单元电路（逻辑门）组成。——理论的、抽象的概念。

集成电路技术是将电路的元器件和导线都集成在一块小的芯片上形成一个独立的整体的技术。它的核心是将电路系统微型化和集成化。

数字集成电路是以集成电路方式实现的数字电路。它的核心器件是MOS晶体管。——真实的、物理的实体




数字集成电路或非门



NMOS: Vgs超过阈值电压Vth时导通，小于Vth时截止；
PMOS: Vgs（负值）小于阈值电压Vtp（负值）时导通，大于Vtp时截止。

集成电路发展的技术驱动

先进封装技术发展提高了芯片之间局部互联的带宽，可以实现异质集成




苹果 M1 Ultra

AMD Zeppelin缓存

Moore's Law and More

LX4




SDPv3.3

摩尔定律失效后，芯片设计面临新的挑战，如功耗、散热、封装、测试等。从传统硅基芯片到非硅基芯片，如碳纳米管、石墨烯、硅光子学等，为突破摩尔定律提供了新的思路。

特征尺寸的变化

增速放缓，摩尔定律将饱和，未来优化将以能效提升为主要目标。



Source: THE INTERNATIONAL ROADMAP FOR DEVICES AND SYSTEMS © IEEE

大型数字芯片

工艺	7nm
晶体管数量	54.6 亿
芯片尺寸	826 mm ²
GPU实例	7
发布年份	2020


英伟达图形处理器 (GPU) 芯片 A100

光罩尺寸极限：由于光罩的尺寸限制，一次光刻曝光的面积不能超过 26mm×33mm=858mm²

单颗管芯的面积已经逼近工艺极限！


高性能计算芯片案例-A100

英伟达 A100服务器GPU，2020年10月上市，采用多芯片集成：GPU+ 40G HBM2E 高速内存，传输带宽达1.5TB/s



逻辑门设计实例

画出实现 $Y = \bar{A}(\bar{B} + \bar{C})$ 功能的逻辑门的电路图。



解：这个逻辑函数不具有反相形式，无法直接得到下拉网络的导通条件，所以需要先对它进行一下变换：

$$Y = A(\bar{B} + \bar{C}) = \overline{A(\bar{B} + \bar{C})} = \overline{A + B \cdot C} = \bar{A} \cdot \bar{B \cdot C} = \bar{A} \cdot (\bar{B} + \bar{C})$$

集成电路的成本

非重复性工程 (Non-Recurring Engineering, NRE)

$$\text{单颗芯片的总成本} = \text{单颗芯片的重复性成本} + \frac{\text{固定成本}}{\text{产量}}$$

$$\text{单颗芯片的制造成本} = \text{单颗芯片的测试成本} + \text{单颗芯片的封装成本}$$









$$\text{单颗芯片的制造成本} = \frac{\text{晶圆成本}}{N \times Y} = \frac{\pi \times (R - \sqrt{A})^2}{A} \times Y = e^{-\lambda D}$$

$$N = \frac{\pi \times (R - \sqrt{A})^2}{A} \times Y = e^{-\lambda D}$$

小面积芯片制造成本随A线性增长，大管芯的制造成本随A呈指数关系增长。

- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略

第一章 绪论



总结

把NMOS/PMOS作为开关构成CMOS逻辑门

- 互补逻辑门——上拉网络+下拉网络（**互补网络**）
- 逻辑门设计方法**

集成电路的各项性能指标与器件、互连的物理效应密切相关

数字集成电路技术现状

- 物理尺度：纳米级
- 数十亿级集成度，达到单片集成极限
- SoC=>Chiplet
- 3D时代开启

2023-2024秋

第一章 绪论

55

清华大学集成电路学院 李国宇

总结（续）

按照定制程度不同实现数字VLSI可以选用

- 全定制设计、基于标准单元库的设计、基于现场可编程门阵列（FPGA）的设计
- 它们的性能递减、设计周期递减、成本递减
- 硅IP复用的Chiplet模式

2023-2024秋

第一章 绪论

56

清华大学集成电路学院 李国宇

总结（续）

数字集成电路的设计技术现状

- 高度自动化
- 基于平台的设计方式
- 灵活、快速的设计方式更具有吸引力

2023-2024秋

第一章 绪论

57

清华大学集成电路学院 李国宇