


耗尽

V_{GS} 增大




半导体衬底中开始感应出负电荷——p衬底中的表面空穴耗尽（空穴向远端排斥）。
栅下方出现耗尽区（电荷量为 Q_D ）

耗尽

V_{GS} 继续增大

沟道区域的空穴被完全耗尽后，再增加电压，就会增加自由电子。




衬底耗尽区加宽， $|Q_D|$ 增加

强反型

沟道表面发生反型（电子浓度高于空穴浓度）。


强反型:反型区载流子（电子）浓度等于衬底掺杂浓度。



MOS场效应管原理

NMOS:

平板电容器结构



当 $V_G=0$, n-p-n结构, 源漏之间截止


当 $V_G > V_T$, 出现沟道, 源漏之间导通

衬底与源、漏区之间的pn结应该始终保持反偏!

积累

$V_{GS} < 0$

衬底积累正电荷, 栅极积累负电荷。



相当于一个电容

功函数差


$V_{GS} = 0$

金属与半导体之间存在着功函数差 (Φ_{ms})，通常金属的功函数小于半导体，有更多的电子，栅源短接时，电子会一部分流入半导体直至建立起内部电场达到平衡。

(功函数: 把一个电子从费米能级移入到真空中所需的能量。)

$Q_{ms} = C_{ox} \Phi_{ms}$

C_{ox} ——栅氧化层电容



横向上n-p-n结构, 源和漏之间截止

阈值电压公式

$$V_T = \phi_{ms} - 2\phi_F - \frac{Q_B}{C_{ox}}$$

考虑其它电荷后的阈值电压公式:

$$V_T = \phi_{ms} - 2\phi_F - \frac{Q_B}{C_{ox}} - \frac{Q_{ss}}{C_{ox}} - \frac{Q_i}{C_{ox}} \quad \text{氧化层中的表面电荷 } Q_{ss}(+) \quad \text{注入电荷 } Q_i \text{ (调节 } V_T)$$

$$\phi_{ms}, \phi_F, \frac{Q_{ss}}{C_{ox}}, \frac{Q_i}{C_{ox}} \text{ 为工艺参数}$$

Q_B 与衬底掺杂浓度（工艺参数）和衬底-沟道间的偏置电压有关。

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇


13

阈值电压

$$V_{GS} = V_T$$

强反型时的反型电

荷量 $Q_i = -2\phi_F C_{ox}$




$$Q_{ms} = Q_{ms} C_{ox} \quad Q_B \text{ 是耗尽区电荷量}$$

Φ_F 费米电势

Φ_{ms} 栅-半导体间的功函数差

C_{ox} 是单位面积的氧化层电容

阈值电压 (V_T): 反型区载流子 (电子) 浓度等
于衬底掺杂浓度 (强反型) 时的 V_{GS} 。
反型层使得S和D连通, 称为沟道。



体效应

体效应 (衬偏调制效应):

- $V_{SG} \uparrow \Rightarrow |Q_B| \uparrow \Rightarrow V_T \uparrow$

$$Q_B = \sqrt{2q\epsilon_{Si} N_A} \left[-2\phi_F + V_{SB} \right]$$

$$V_T = V_{T0} + \gamma \left(\sqrt{|V_{SB} + (-2\phi_F)|} - \sqrt{|2\phi_F|} \right), \gamma = \frac{1}{C_{ox}} \sqrt{2q\epsilon_{Si} N_A} \quad \text{body factor}$$

$$V_{T0} = \phi_{ms} - 2\phi_F - \frac{Q_{B0}}{C_{ox}} - \frac{Q_{ss}}{C_{ox}} - \frac{Q_i}{C_{ox}}$$

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇

14

幻灯片 16

LX2

Vth增加, 说明衬底-沟道间的势垒上升, 强反型条件下衬底区变窄。


LX.V1

PMOS衬底掺杂浓度 (因为衬底-沟道间的势垒上升, 强反型条件下衬底区变窄)

阈值电压

$$V_{GS} = V_T$$

阈值电压 (V_T): 发生强反型时的 V_{GS} 。



第2章 MOS场效应晶体管


10

清华大学集成电路学院 李翔宇

沟道

一旦反型之后, 再增加 V_{GS} , 就从源区补充电子, 耗尽区宽度不再变化。此时耗尽区电荷的大小与衬底掺杂浓度和衬底偏置有关。

反型层使得S和D连通, 称为沟道。当D-S之间存在电势差就可以形成电流。




第2章 MOS场效应晶体管

11


清华大学集成电路学院 李翔宇

MOS场效应管原理

NMOS:



当 $V_G > V_T$, 出现沟道, 源漏之间导通, 当D-S之间存在电势差就可以形成电流。



反型之后, 源极-衬底间的势垒消失, 再增加 V_{GS} , 就从源区补充电子, 耗尽区宽度不再变化。

2023-2024秋


第2章 MOS场效应晶体管

12

清华大学集成电路学院 李翔宇

速度饱和

- $\xi = V_{DS}/L$, L 减小, 较低的电压就可以达到临界电场 ξ_c
- 电子与空穴的饱和速度大致相同, 空穴的临界电场要稍高



2023-2024秋


第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇

23

I-V特性（一阶模型）

增强型NMOS的 I_D - V_{DS} 曲线



因为有效反型层进入饱和而
出现电流饱和。

二次关系

2023-2024秋

第2章 MOS场效应晶体管

20


2023-2024秋

第2章 MOS场效应晶体管

17

清华大学集成电路学院 李翔宇

体效应



随着衬底和源极之间的电势差的增大, 耗尽层电荷增多, 发生反型所需的 V_{GS} 升高。

修正电阻区电流公式

载流子漂移速度

$$v = \begin{cases} \frac{\mu_n \xi}{1 + \xi / \xi_c} & \xi \leq \xi_c \\ v_{sat} & \xi \geq \xi_c \end{cases} \quad (\text{连续性要求})$$
$$\xi_c = 2V_{sat} / \mu_n$$

电阻区 ($\xi \leq \xi_c$)

$$I_D = W \times Q_n(x) \times v(x)$$
$$= W \times C_{ox} (V_{GS} - V_T - V(x)) \left(\frac{\mu_n \xi(x)}{1 + \xi(x) / \xi_c} \right)$$
$$\xi(x) = \frac{dV(x)}{dx}$$

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇

24

电阻区修正电流方程

$$I_D = \frac{\mu_n C_{ox}}{1 + (V_{DS} / \xi_c L)} \left(\frac{W}{L} \right) \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$
$$= k_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \kappa(V_{DS})$$

$$\kappa(V) = \frac{1}{1 + (V / \xi_c L)} < 1$$

速度饱和使得器件的电流变小。


2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇

25

PMOS管的I-V特性曲线



2023-2024秋

第2章 MOS场效应晶体管

21

清华大学集成电路学院 李翔宇

MOS管的原理与一阶模型

MOS晶体管原理和阈值电压

速度饱和

沟道长度调制效应

手工分析模型


2023-2024秋

第2章 MOS场效应晶体管

22

清华大学集成电路学院 李翔宇

NMOS管漏源电流方程



$$I_D = -q n(x) Q_n(x) W$$
$$Q_n(x) = -C_{ox} [V_{GS} - V_T - V(x)]$$
$$v_n(x) = \mu_n E(x) = \mu_n \frac{dV(x)}{dx}$$

$$I_D dx = -q n(x) Q_n(x) W dx = \mu_n C_{ox} W (V_{GS} - V_T - V) dV$$

$$\int_0^{I_D} I_D dx = \mu_n C_{ox} W \left[(V_{GS} - V_T) V - \frac{V^2}{2} \right]_{V_T}^{V_{DS}}$$

$$I_D L = \mu_n C_{ox} W \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

2023-2024秋

第2章 MOS场效应晶体管

18

清华大学集成电路学院 李翔宇

长沟器件电流方程

截止区 ($V_{GS} = 0$) $I_D = 0$

电阻（线性）区 ($V_{GS} > V_T$, $V_{GD} > V_T$ 或 $V_{DS} < V_{GS} - V_T$)

$$I_D = k_n' \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

饱和区 ($V_{GS} > V_T$, $V_{GD} < V_T$ 或 $V_{DS} > V_{GS} - V_T$)

$$I_D = \frac{k_n' W}{2L} (V_{GS} - V_T)^2$$

$$k_n' = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}}$$

$$k_n = k_n' \frac{W}{L}$$

(增强型NMOS)

2023-2024秋

第2章 MOS场效应晶体管

19

清华大学集成电路学院 李翔宇

简化后的电流公式

电阻区: $I_{DS} = \mu_n C_{OX} \frac{W}{L} [(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}]$

速度饱和区: $I_{DSIT} = I_D (V_{DS} = V_{DSAT})$

$I_{DSIT} = \mu_n C_{OX} \frac{W}{L} [(V_{GS} - V_T)V_{DSIT} - \frac{V_{DSIT}^2}{2}]$

$= v_{sat} C_{OX} \frac{W}{L} (V_{GS} - V_T)$

I_{DSAT} - V_{GT} 成线性关系

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇


31

ICFPI 31

速度饱和区VDSAT是一个工艺相关的常数，而长沟器件中的饱和电压VGT。

© 2016, 2017/9/6

$I_D - V_{GS}$



2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

29

速度饱和的简化模型


近似假设: 1.速度突变

$v = \mu_n E$, 若 $E \leq E_c$

$= v_{sat} = \mu_n E_c$, 若 $E \geq E_c$

2. V_{DSAT} 是一个常数: $V_{DSIT} \approx I_{E_c} = \frac{L v_{sat}}{\mu_n}$

(对于 V_{GT} 较大时是合理的)



2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

30

MOS管的原理与一阶模型

MOS晶体管原理和阈值电压

速度饱和

沟道长度调制效应

手工分析模型

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

32

速度饱和和电流公式

$v = v_{sat}, I_{DS} = I_{DSAT}$ 由连续性要求:

$I_{DSIT} = v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = k_n \left[\frac{V_{DSAT}^2}{2} - \kappa (V_{DSAT}) \right]$

其中, $V_{GT} = V_{GS} - V_T$

$\Rightarrow I_{DSAT} = \kappa (V_{GT}) V_{GT}$

$\xi_c = 2 v_{sat} / \mu_n$

$\therefore \kappa (V_{GT}) < 1 \quad \therefore V_{DSAT} < V_{GT} = V_{DSIT}$ 长沟

V_{DSAT} 是短沟器件速度饱和和电阻区电流方程的临界 V_{DS} 值(拟合参数), 它小于沟道夹断情况对应的饱和电压。


2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

26

长沟器件与短沟器件的 $I_D - V_{DS}$ 特性



2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

27

饱和电流 vs. V_{GT}

$I_D = v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = v_{sat} C_{ox} W (V_{GT} - \kappa (V_{GT}) V_{GT})$

$= v_{sat} C_{ox} W \frac{V_{GT}^2}{V_{GT} + \xi_c L}$

$\xi_c L \gg V_{GT}, \frac{V_{GT}^2}{V_{GT} + \xi_c L} \approx \frac{V_{GT}^2}{\xi_c L} = \frac{\mu_n}{2 v_{sat}} \frac{V_{GT}^2}{L}$

$I_{DSIT} = \frac{1}{2} \frac{W}{L} C_{ox} \mu_n V_{GT}^2$

长沟, 二次关系

$\xi_c L \ll V_{GT}, \frac{V_{GT}^2}{V_{GT} + \xi_c L} \approx \frac{V_{GT}^2}{V_{GT}} = V_{GT} = v_{sat} C_{ox} W \frac{V_{GT}}{L} \cdot \text{短沟, 一次关系}$


2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

33

α 律I-V曲线




2023-2024秋

第2章 MOS场效应晶体管

39 清华大学集成电路学院 李阳宇

统一（手工）计算模型




$$\begin{aligned} I_D &= 0 \text{ for } V_{GT} \leq 0 \\ I_D &= k' \frac{W}{L} \left(V_{GT} V_{min} - \frac{V_T^2}{2} \right) (1 + \lambda V_{DS}) \text{ for } V_{GT} \geq 0 \\ \text{with } V_{min} &= \min(V_{GT}, V_{DS} - V_{DSAT}), \\ V_{GT} &= V_{GS} - V_T, \\ \text{and } V_T &= V_{T0} + \gamma (\sqrt{|-2\phi_F + V_{SB}|} - \sqrt{|-2\phi_F|}) \end{aligned}$$

2023-2024秋

第2章 MOS场效应晶体管

36 清华大学集成电路学院 李阳宇

简单模型和精确模型




2023-2024秋

第2章 MOS场效应晶体管

37 清华大学集成电路学院 李阳宇

MOS管电容模型



MOS本征电容 = $C_{gs}WL$
对应栅极和衬底 (B) 或沟道 (C) 之间的电容。

2023-2024秋

第2章 MOS场效应晶体管


41 清华大学集成电路学院 李阳宇

沟道长度调制效应

当 V_{DS} 上升时，夹断点向源端移动（速度饱和时， V_{DS} 增大不会引起处于临界电场的点向源端移动，所以速度饱和和情况下也存在类似效应。）

$$I_D = \frac{k'_n}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

λ ——沟道长度调制系数




2023-2024秋

第2章 MOS场效应晶体管

33 清华大学集成电路学院 李阳宇

短沟器件的电流-电压关系



2023-2024秋

第2章 MOS场效应晶体管

34 清华大学集成电路学院 李阳宇

MOS管的原理与一阶模型

- MOS晶体管原理和阈值电压
- 速度饱和
- 沟道长度调制效应
- 手工分析模型

2023-2024秋

第2章 MOS场效应晶体管

35 清华大学集成电路学院 李阳宇

α 指数律模型（ α -Power Model）

饱和电流公式： $I_{DSAT} = K_s \frac{W}{L} (V_{GS} - V_T)^\alpha$

根据测量的标准数据设置 K_s 和 α
 $\alpha=1.25$ ，随着工艺等比例缩小 $\alpha \rightarrow 1$

线性区公式： $I_{DS} = K_L \frac{W}{L} (V_{GS} - V_T) V_{DS}$

连续性条件： $I_{DS} \big|_{V_{DS}=V_{DSAT}} = K_s \frac{W}{L} (V_{GS} - V_T)^\alpha = K_L \frac{W}{L} (V_{GS} - V_T) V_{DSAT}$
 $\Rightarrow V_{DSAT} = \frac{K_s}{K_L} (V_{GS} - V_T)^{\alpha-1}$

2023-2024秋

第2章 MOS场效应晶体管

38 清华大学集成电路学院 李阳宇

- MOS管的原理与一阶模型
- MOS管的动态特性
- 纳米工艺MOS管的二阶效应
- 3D晶体管

第二章

MOS场效应晶体管

2023-2024秋

第2章 MOS场效应晶体管

40 清华大学集成电路学院 李阳宇

纳米工艺MOS管的二阶效应


- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

2023-2024秋

第2章 MOS场效应晶体管

48 清华大学集成电路学院 李阳宇

有源区耗尽的影响



电荷共享

栅下的部分区域电荷已被D-B pn结的电场所耗尽


达到强反型条件时由纵向电场感应形成的实际耗尽区电荷量(Q_{hd})比一阶估计得要小。



短沟效应:

L减小, MOS效应影响的区域所占比例变小

$V_{T0} \downarrow$



2023-2024秋


第2章 MOS场效应晶体管

49 清华大学集成电路学院 李阳宇

漏端感应势垒降低 (Drain-Induced Barrier Lowering, DIBL)


增加 V_{DS} 会扩大漏端耗尽区, 导致 V_{T0} 下降

$$V_{T0} = V_{T0} - \eta V_{DS}$$



V_{DS} 的上限: 发生源漏穿通 (punch-through)

源漏区短路, 发射流加大并以扩散形式到达漏端, 不受栅压控制




纳米工艺采用halo掺杂减小耗尽区宽度

2023-2024秋

第2章 MOS场效应晶体管

50 清华大学集成电路学院 李阳宇

pn结电容



2023-2024秋

第2章 MOS场效应晶体管

45 清华大学集成电路学院 李阳宇

小结: MOSFET的电容模型

$$\begin{aligned} C_{GS} &= C_{GCS} + C_{GSO} \\ C_{GD} &= C_{GCD} + C_{GDO} \\ C_{GB} &= C_{ox}WL \text{ (截止区)} \\ C_{sb} &= C_{jbs} \times \text{源区面积} + C_{jsw} \times \text{源区周长} \\ C_{db} &= C_{jbs} \times \text{漏区面积} + C_{jsw} \times \text{漏区周长} \end{aligned}$$

MOS管的绝大部分电容都是非线性电容, 只有交叠电容和电压无关。这些电容都和 W 成正比(侧壁电容虽然不严格地和 W 呈正比关系, 但是STI工艺下, 其在总电容中比重很小)

2023-2024秋

第2章 MOS场效应晶体管

46 清华大学集成电路学院 李阳宇

- MOS管的原理与一阶模型
- MOS管的动态特性
- 纳米工艺MOS管的二阶效应
- 3D晶体管

第二章

MOS场效应晶体管


2023-2024秋

第2章 MOS场效应晶体管

47 清华大学集成电路学院 李阳宇

栅电容

$$C_{GC} = C_{GCB} + C_{GCS} + C_{GCD}$$



截止 电阻区 饱和区


Operation Region	C_{GCS}	C_{GCS}	C_{GCD}
Cutoff	$C_{ox}WL_{eff}$	0	0
Triode	0	$C_{ox}WL_{eff}/2$	$C_{ox}WL_{eff}/2$
Saturation	0	$(2/3)C_{ox}WL_{eff}$	0

2023-2024秋

第2章 MOS场效应晶体管

42 清华大学集成电路学院 李阳宇

栅-源/漏耦合电容



交叠电容 $C_{overlap}$:

$$C_{GSO} = C_{ox}x_dW + C_iW = C_0W$$

$C_{GSD} = C_{ox}x_dW + C_iW = C_0W$
— C_0 是单位栅宽度对应的边缘电容,
 C_0 是单位栅宽度对应的耦合电容值,
以交叠(overlap)电容为主。

- x_d 不能随着 L 缩小而缩小, 因此寄生电容随着特征尺寸缩小而增大;


- 纳米工艺下, 边缘电容所占比重增加
两种耦合电容都是线性电容

2023-2024秋

第2章 MOS场效应晶体管

43 清华大学集成电路学院 李阳宇

pn结电容



$$\begin{aligned} C_{diff} &= C_{junction} + C_w = C_j \times AREA + C_{jsw} \times PERIMETER \\ &= C_j L_S W + C_{jsw} (2L_S + W) \end{aligned}$$

2023-2024秋

第2章 MOS场效应晶体管

44 清华大学集成电路学院 李阳宇

纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

2023-2024秋

第2章 MOS场效应晶体管

63 清华大学集成电路学院 李海宇

影响迁移率的因素

- 随掺杂浓度增加而减小
 - 随温度增加而减小
 - 随沟道纵向、横向电场增加而减小
 - 迁移率的纵向电场退化
 - 迁移率的横向电场退化（速度饱和）
- 应力: 张力增加电子迁移率, 压力增加空穴迁移率。

2023-2024秋

第2章 MOS场效应晶体管

64 清华大学集成电路学院 李海宇

纵向电场引起的迁移率退化

- 纵向电场增大，反型层中的载流子的表面散射增加，迁移率减退。
- 短沟器件的栅氧厚度减小，沟道中的垂直电场变大
- 综合考虑纵向电场效应和横向电场效应的迁移率表达式

$$\mu_e = \frac{\mu_0}{1 + \theta_1 (V_{gs} - V_T) + \theta_2 (\sqrt{V_{gs} + 2\phi_F} - \sqrt{2\phi_F}) (1 + \theta_3 V_{ds})}$$
$$\theta_3 = \frac{1}{L_{eff}^2}$$
$$\theta_1, \theta_2 \text{ 是工艺系数}$$

2023-2024秋

第2章 MOS场效应晶体管

65 清华大学集成电路学院 李海宇

PN结漏电（续）

- 反偏pn结带带隧穿漏电 (Band-To-Band-Tunneling, BTBT Leakage)

纳米工艺中，p型halo注入的价带电子直接隧穿到n型漏端的导带——称为次表面带-带隧穿（sub-surface band-to-band tunneling, BTBT）。这是高反向电场时的反偏结泄漏电流的主要来源。


（《Nanometer CMOS ICs From Basics to ASICs, p41》）

2023-2024秋

第2章 MOS场效应晶体管

60 清华大学集成电路学院 李海宇

漏电流成分(小结)



纳米工艺下静态功耗的主要来源:

$$I_{sub} = I_0 \exp^{\frac{V_{gs} - V_{th}}{n k T}} \cdot \left(1 - \exp^{\frac{-V_{ds}}{k T}} \right)$$
$$I_0 \approx k_n \left(\frac{k T}{q} \right)^2 e^{q \phi_{sc}}$$
$$k_n = \mu C_{ox} \frac{W}{L}$$

Gate Leakage

$$I_{gate} = W A \left(\frac{V_{DD}}{t_{ox}} \right)^2 e^{-\phi_{ox}^{b_{ox}}}$$

Reverse Biased Junction Leakage

$$I_{reverse} = A \cdot J_s \left(e^{\frac{q V_{ds}}{k T}} - 1 \right)$$

2023-2024秋


第2章 MOS场效应晶体管

61 清华大学集成电路学院 李海宇

NMOS管电流 I_{DS} 和 V_{GS} 的关系

当 $V_{gs} < 0$ 时，亚阈值泄漏电流变得很小，GIDL电流随着栅电压的进一步降低而快速上升，成为主要分量

- (1) 将栅电压降到很低的电位并不会减小总的泄漏电流；
- (2) 改变 V_{gs} 所能获得的最小电流由GIDL决定。
- (3) 图中两条曲线之间的差异反映了DIBL效应的影响， V_{DS} 增加会引起更大的亚阈值电流。



65nm工艺的NMOS常在70℃结温下 V_{DS} 分别等于0.1V和1V时的 I_{DS} - V_{GS} 的关系曲线

2023-2024秋

第2章 MOS场效应晶体管

62 清华大学集成电路学院 李海宇

栅极感应漏端漏电（Gate-Induced Drain Leakage, GIDL）


原因: $V_{GS} < 0$ 且漏端电位较高

栅极和漏极之间的强电场引起价电子隧穿到导带（表面带-带隧穿）流入漏极终端，产生的空穴流入衬底。（D-B电流）

影响因素

- I_D 随 t_{ox} 减小而增大，
- I_D 随 V_{DG} 升高而增大

一般在 $pA/\mu m$ 量级



2023-2024秋

第2章 MOS场效应晶体管


57 清华大学集成电路学院 李海宇

栅氧漏电流

原理: 隧穿效应引起载流子通过绝缘层形成栅和沟道间电流。

导通状态整个沟道面积都存在泄漏电流，关断状态时，只有栅-源和/或栅-漏覆盖区才有。

PMOS大约比相应的NMOS的栅氧泄漏电流小一个数量级。



$$I_{gate} = W A \left(\frac{V_{DD}}{t_{ox}} \right)^2 e^{-B_{ox} \frac{V_{DD}}{t_{ox}}}$$

A, B为工艺常数

2023-2024秋

第2章 MOS场效应晶体管

58 清华大学集成电路学院 李海宇


pn结漏电流

反偏pn结反向电流

$$I_{DI} = J_s A \left(e^{\frac{V_{DD}}{k T / q}} - 1 \right)$$

A: 结面积
与漏区的面积、周长有关

$$J_s \sim 0.1 - 0.01 A / \mu m^2$$



2023-2024秋

第2章 MOS场效应晶体管

59 清华大学集成电路学院 李海宇

电流的温度特性

饱和电流

- 把迁移率和阈值电压关于温度的关系式代入电流方程：

$$I_{DS}(T) = \mu_{eff} \left(\frac{T}{T_r} \right)^{-k_{\mu}} C_{ox} \frac{W}{L} \left[V_{GS} - V_{Tr} + k_{vt} (T - T_r) - \frac{1}{2} V_{DSAT} \right] V_{DSAT}$$

- 求得 $\frac{dI_{DS}}{dT} < 0$

这一项的影响更大

亚阈值漏电流

$$I_D = I_0 e^{\frac{V_{GS} - V_T(T) + k_{vt}(T - T_r)}{nkT/q}} \left(1 - e^{\frac{V_{DS}}{kT/q}} \right) = I_0 e^{\frac{(V_{GS} - V_T(T))T + k_{vt} - k_{vt}T_r/T}{nk/q}} \left(1 - e^{\frac{V_{DS}}{kT/q}} \right) \quad \text{X8}$$

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

69

MOS场效应晶体管

清华大学集成电路学院 李阳宇

2023-2024秋

MOS场效应晶体管

66

纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化

温度对器件特性的影响

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

71

MOS场效应晶体管

清华大学集成电路学院 李阳宇

2023-2024秋

MOS场效应晶体管

66

电流的温度特性

饱和电流

- 把迁移率和阈值电压关于温度的关系式代入电

$$I_{DS}(T) = \mu_{eff} \left(\frac{T}{T_r} \right)^{-k_{\mu}} C_{ox} \frac{W}{L} \left[V_{GS} - V_{Tr} + k_{vt} (T - T_r) - \frac{1}{2} V_{DSAT} \right] V_{DSAT}$$

- 求得 $\frac{dI_{DS}}{dT} < 0$

这一项的影响更大

亚阈值漏电流

$$I_D = I_0 e^{\frac{V_{GS} - V_T(T) + k_{vt}(T - T_r)}{nkT/q}} \left(1 - e^{\frac{V_{DS}}{kT/q}} \right) = I_0 e^{\frac{(V_{GS} - V_T(T))T + k_{vt} - k_{vt}T_r/T}{nk/q}} \left(1 - e^{\frac{V_{DS}}{kT/q}} \right) \quad \text{X8}$$

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

69

MOS场效应晶体管

清华大学集成电路学院 李阳宇

2023-2024秋

MOS场效应晶体管

66

3D晶体管

FinFET的结构

FinFET电路设计的新问题

新型器件

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

72

MOS场效应晶体管

清华大学集成电路学院 李阳宇

2023-2024秋

MOS场效应晶体管

67

平面工艺的困境

- 短沟效应，阈值电压会进一步下降，造成亚阈值泄漏电流增加，而且阈值电压和关断电流对L更加敏感；
- DIBL效应，沟道电流还受到横向电场的影
- 会增加泄漏电流，另一方面会增加阈值电压的变异性；
- 为了维持栅电压对沟道电流控制的高灵敏度，必须增大C_{ox}——使氧化层变薄，但随之引起了更严重的栅极泄漏电流和GIDL；
- 为了抑制短沟效应，采用halo掺杂，但又造成了pn结BTBT电流的增加；
- 沟道区的容
- 积已经变得很小，少量杂质原子数量的涨落都会引起掺杂浓度的大幅波动。
- 14nm、10nm、7nm、5nm主流工艺都采用了鳍型场效应管

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

73

MOS场效应晶体管

清华大学集成电路学院 李阳宇


2023-2024秋

MOS场效应晶体管

68

阈值电压随温度的变化

- 阈值电压随温度升高而降低
 - 功函数和费米电势都与温度有关
- $$V_T(T) = V_T(T_r) - k_{vt}(T - T_r)$$
- $$k_{vt} = 0.5 \sim 3.0 mV / K$$



导通时的电流随温度升高下降；截止时的漏电流随温度升高增加。

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李阳宇

70

MOS场效应晶体管

清华大学集成电路学院 李阳宇


2023-2024秋

MOS场效应晶体管

68

FinFET的设计挑战

- 量子化的晶体管尺寸 (W)：只能通过并联多个鳍增大W
- NMOS-PMOS的驱动能力接近
- 工艺扰动更大
- 老化问题：特别是不对称老化
- 栅电容增大——动态功耗增大（栅极引脚寄生电容更大）
- 版图设计的变化：
 - Metal1只能平行于栅的方向走线。
 - 版图层更加复杂
 - 区域化的设计规则
 - 3维结构有着更复杂的器件模型——SPICE model、版图设计、DRC与平面工艺有很大区别
- 加速自热效应，会产生热失控——立体结构、集成度提高，不利于芯片温度的控制



2023-2024秋

第2章 MOS场效应晶体管

79

637P17 79


LX10

自热效应导致功耗上升，过高的温度又引起电流泄漏增加，恶性循环，功耗难降

U. W. 2022/9/17

栅包围晶体管

- 基于纳米线(nanowire)的围栅晶体管 (Gate-All-Around FET, **GAA-FET**)
- 沟道可以被更好地控制
- 三星和台积电用于其2nm节点



2023-2024秋

第2章 MOS场效应晶体管

80

清华大学集成电路学院 李翔宇

637P17 76


LX3

C: D:\Gao\办公, m=1+C:\D\Gao
U. W. 2015/6/27

FinFET的等比例缩小

7nm工艺

- 有效沟道饱和 (16nm)
- 不随版图沟道长度减小而减小
- 更窄的鳍宽：减小fin pitch
- 更高的鳍高：同样面积有更大的W，可以减少鳍的数量



2023-2024秋

第2章 MOS场效应晶体管

77

3D晶体管

FinFET的结构

FinFET电路设计的新问题

新型器件


2023-2024秋

第2章 MOS场效应晶体管

78

清华大学集成电路学院 李翔宇

FinFET结构



立体 (3D) 结构晶体管


2023-2024秋

第2章 MOS场效应晶体管

74

清华大学集成电路学院 李翔宇

FinFET原理



(d)沟道分布情况

栅极对沟道的控制力更强。在平面晶体管中，栅极的作用无法影响远离栅极的泄漏通道；而在FinFET中，**体的三面被栅极包围，当鳍的厚度足够薄的时候，整个鳍全部受到栅极的控制。**

2023-2024秋


第2章 MOS场效应晶体管

75

清华大学集成电路学院 李翔宇

FinFET结构的优点

- 向上突起使得单位面积内的晶体管W增大
- 沟道与衬底间的接触面积减小，减弱了衬底相关的寄生效应
- 漏电流减小
- DIBL效应减小
- 接近理想的S——n更/UX3
- 减弱了短沟效应
- 沟道控制能力更强
- 沟道区只需要进行轻掺杂μ更高。 $\frac{I_{on}}{I_{off}}$ 增大



2023-2024秋

第2章 MOS场效应晶体管

76

清华大学集成电路学院 李翔宇

总结

- 🔍 MOS管的手工分析模型
 - 电阻区、饱和区、速度饱和区、亚阈值区
 - MOS电容：组成、影响因素 ($W, L, \text{图形, 工作区}, V_{GS}, V_{DS}$)
- 🔍 影响MOS管阈值的效应：
 - V_T (V_{BS}, V_{DS}, W, L, T)
- 🔍 影响迁移率的因素：
 - 横向电场 (V_{DS})、纵向电场 (V_{GS})、温度、应力

2023-2024秋

第2章 MOS效应晶体管

总结（续）


- 🔍 漏电流效应
 - 亚阈值、漏端漏电流 (pn结漏电流, BT-BT, GIDL)、栅漏电流 (隧穿电流)、.....
- 🔍 寄生电容：
 - 沟道电容、交叠电容、扩散电容
- 🔍 FinFET器件有更高的 I_{on}/I_{off}
- 🔍 GAA, 更高栅控制力

2023-2024秋

第2章 MOS效应晶体管

纳米片晶体管

🔍 纳米片 (nanosheet)




可以提供连续可调的器件尺寸

2023-2024秋

第2章 MOS效应晶体管


MOS管形态展望



2023-2024秋

第2章 MOS效应晶体管

器件微型化方式的变迁



2023-2024秋

第2章 MOS效应晶体管