

密勒效应

$$t_p = \frac{\Delta Q}{I} = \frac{C_{gd} \Delta V_{cap}}{C_{gd} \cdot 2\Delta V} = \frac{I}{I}$$

从输出端看, V_{out} 只变化了 ΔV
对地等效的电容 C_{eq} 有

$$\therefore t_p = \frac{C_{eq} \cdot \Delta V}{I} = \frac{C_{gd} \cdot 2\Delta V}{I} \therefore C_{eq} = 2C_{gd}$$


(**密勒**) 密勒电容

2023-2024秋

第3章 数字集成电路的速度

13 清华大学集成电路学院 李阳宇

扇出栅电容估算



$$C_{fanout} = C_{GSO3} + C_{GDO3} + \alpha C_{ox} (WL)_3 + C_{GSO4} + C_{GDO4} + C_{ox} (WL)_4$$
$$= 2C_{ox} W_3 L_3 + \alpha C_{ox} W_3 L_3 + 2C_{ox} W_4 L_4 + C_{ox} W_4 L_4$$
$$\approx C_{ox} W_3 L_{draw} + C_{ox} W_4 L_{draw}$$

2023-2024秋

第3章 数字集成电路的速度


14 清华大学集成电路学院 李阳宇

电容估计

集总电容模型:

- 单个电容: C_L
- V_{out} 和 GND 之间

- 漏电容 C_{gd12}
- 扩散电容 $C_{db1} + C_{db2}$
- 连线电容 C_w
- 扇出栅电容 $C_{g3} + C_{g4}$



反相器寄生电容

本征负载 (电容)

外部负载 (电容)

2023-2024秋

第3章 数字集成电路的速度

11 清华大学集成电路学院 李阳宇

漏电容估算


漏端沟道电容 (可忽略)

$\alpha W L C_{ox}$, $\alpha \approx [0, 0.5]$

覆盖电容

- $C_{gd} = C_{GDOW}$
- 密勒效应
- $C_{gd} = 2 C_{gd}$

扩散电容 C_{db}



(**密勒**) 密勒电容

2023-2024秋

第3章 数字集成电路的速度

12 清华大学集成电路学院 李阳宇

等效电阻与电源电压

速度饱和情况下,

$$R_{eq} \propto \frac{V_{DD}}{I_{DSAT}} = \frac{W}{L} k' V_{DSAT} \left(V_{DD} - V_T - \frac{V_{DSAT}}{2} \right)$$

(忽略为长调制效应)

与 (W/L) 成反比;

电源电压下降至接近 V_T

时电阻会急剧增加;

V_{DD} 较小时, V_{DD} 影响较大;

$V_{DD} \gg V_T + V_{DSAT}/2$

时, $\frac{V_{DD}}{I_{DSAT}}$ 将趋于常数,


电阻与电压无关。

2023-2024秋

第3章 数字集成电路的速度

9 清华大学集成电路学院 李阳宇

延时和 V_{DD}




2023-2024秋

第3章 数字集成电路的速度

10 清华大学集成电路学院 李阳宇

反相器尺寸的设计



$$t_{pHL} = t_{pLH} \Leftrightarrow R_{eqn} = R_{eqp}$$

$$I_{DSATn} = I_{DSATp}$$
$$\mu_n C_{ox} \left(\frac{W}{L} \right)_n (V_{DD} - V_{tn} - V_{DSATn} / 2) = \mu_p C_{ox} \left(\frac{W}{L} \right)_p (V_{DD} - V_{tp} - V_{DSATp} / 2)$$

假设 $V_{tn} = V_{tp}$, $V_{DSATn} = V_{DSATp}$, 有

$$\left(\frac{W}{L} \right)_n = \mu_p \left(\frac{W}{L} \right)_p \Leftrightarrow \left(\frac{W}{L} \right)_p = \mu_n : \mu_p = \mu_n : \mu_p$$

纳米工艺中实际的PMOS/NMOS比值通常取2（略小于电子和空穴的迁移率之比），随着工艺进步此值在逐渐减小，本课程中如无特殊说明，**对称反相器的Wp:Wn=2**

2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

18

尺寸比例的优化（续）

如果允许逻辑门的上升延时比下降延时稍大些，就可以减小PMOS管的尺寸，从而显著降低电容，使平均延时减小，也减小了功耗。

但减小PMOS管，

- 若某些路径每个门都是按较坏的方向翻转，那么这些路径的延时将比平均延时慢；
- 减小PMOS管的尺寸会降低低门翻转为高电平的阈值，从而降低噪声容限。

2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

19

输入信号斜率的影响

考虑输入信号有一定翻转时间的真实情况

晶体管并不是从输入信号变化开始立即导通， V_{GS} 从 V_T 到 V_{DD} 的过程中放电电流随着输入信号增加而增大

PMOS和NMOS同时导通的时间内存在电源至地的电流，会影响充（放）电总电流

t_r 随着翻转时间（对应于前级电路输出信号的 t_r ）的增加而增大

2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

20


幻灯片 16

a15

本图仅用于说明输入信号斜率的影响，与外部负载电容情况无关，努力延时与外部负载电容无关，门电路的驱动能力与输入信号斜率有关。

zhn, 2017/12/13

尺寸比例的优化



2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

17

幻灯片 17


a30

平均翻转时间由上升/下降沿的驱动能力决定，反映了电路的驱动性能，是一个人为定义的指标，实际电路的翻转时间要么是t_pHL，要么是t_pLH，一般取平均值。在图3.1.1中，t_pHL和t_pLH的驱动能力不同，因此翻转时间不同。在图3.1.1中，t_pHL和t_pLH的驱动能力不同，因此翻转时间不同。在图3.1.1中，t_pHL和t_pLH的驱动能力不同，因此翻转时间不同。

zhn, 2019/9/28

负载电容

$$C_L = C_{gd1} + C_{gd2} + C_{dh1} + C_{dh2} + C_{g3} + C_{g4} + C_{w}$$
$$= 2C_{GD0n}W_1 + 2C_{GD0p}W_2 + AD_1C_{eqdn} + PD_1C_{eqspn}$$
$$+ AD_2C_{eqdp} + PD_2C_{eqsp} + C_{ox}W_3L_{draw} + C_{ox}W_4L_{draw} + C_w$$



•负载电容主要和晶体管的尺寸和负载管的尺寸有关；

•版图设计中要尽量减小漏区的面积和周长；

•纳米工艺中， C_{eq} 以底极电容为主，近似与W成正比

2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

15


幻灯片 15

a32

在手工分析中，做如下假设：1.忽略栅极电容；2.假设区域面积是一个常数，即底极电容与晶体管的沟道面积W成正比——总之，假设扩展电容与W成正比。

zhn, 2017/12/13

门延时的组成



$$t_p = 0.69R_{eq}(C_{int} + C_{ext})$$

$$= 0.69R_{eq}C_{int} + 0.69R_{eq}C_{ext}$$

$$= t_{p0} + t_{effort}$$

本征延时 努力延时

与W成正比


2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇


16

并联MOS管的等效电阻



- 并联MOS管的源漏端电位相同，A=B=0时导通电阻相同，总的等效电阻相当于两个电阻并联
- 传播延时与输入向量有关
- 最坏情况：A和B只有一个为0， $t_{pLH}=0.69R_pC_L$ 和反相器相同
- 最好情况： $t_{pLH}=0.69(R_p/2)C_L$

串联MOS管的等效电阻




- 堆叠效应：电阻串联
- 一阶近似：两管导通电阻相同
- 最坏情况： $R_{eq}=2R_n$


堆叠效应的再讨论

- 两个MOS管串联后A管的 V_{GS} 和 V_{DS} 都减小了，在电源电压较低时A管的饱和深度将减弱。
$$I_{DSAT} = v_{sat} C_{ox} W L (1 - \kappa(V_{GT})) = \mu_n C_{ox} \frac{W}{L} \frac{\xi_L}{2} \frac{V_{GT}^2}{V_{GT} + \xi_L L}$$
当 $V_{GS}=V_{DD}=1.2V$, $\xi_L L=1.3V$ 时，与反相器相比，各管 W/L 保持不变两管串联相当于 L 增大2倍， $\xi_L L=2.6V$ 设 $V_{GT}=0.95V$ ，串联后的 I_{DSAT} 是原值的63%（约2/3）——大于50%- 由于体效应的存在，A管的 V_T 大于B管，A管的导通电阻略大。

复杂逻辑门的传播延时



RC树的延时




- 路径电阻：源点和任何节点之间存在一条唯一的电阻路径，路径总电阻 R_{ij}
- 共享路径电阻： $R_{ik} = \sum R_j \Rightarrow (R_j \in [path(s \rightarrow i) \cap path(s \rightarrow k)])$


- 仅一个输入节点；
- 所有电容都是对地电容；
- 无电阻回路。

Elmore延时近似源点到点的时间常数：
N个节点电容的初始态都是 V_{DD} ， $t=0$ 时在节点s上加一个1-0阶跃输入。节点i处的Elmore延时等于：
$$\tau_{Di} = \sum_{k=1}^N C_k R_{ik}$$

RC链的Elmore 延时



输入信号的上升-下降时间的影响



——SPICE仿真的输入斜率对CMOS反相器的延时的影响 [2]

延时模型

- CMOS反相器的延时
- 复杂逻辑门的延时模型
- 手工分析延时模型
- 自动化工具的延时模型

本征延时与扇入的关系

n扇入NAND门：NMOS尺寸是标准反相器的n倍—— $R_{eq} \sim 1/n$ ，PMOS尺寸与标准反相器相同，


$$t_{pHL} = 0.69 R_1 \cdot (nC_{dp} + C_{dn})$$
$$= 0.69 R_1 \cdot (n \cdot 2C + nC)$$
$$= n \cdot 0.69 R_1 \cdot 3C$$

本征电容~n倍

$$t_{pHL} = 0.69 \frac{R_1}{n} \cdot (C_1 + 2C_2 + \dots + (n-1)nC + nC)$$
$$= 0.69 R_1 \left(\frac{n^2}{2} + \frac{5}{2}n \right) C$$

内部节点电容的影响~O(n^2)

本征延时与扇入的关系



应避免一个门的扇入超过4。

$$t_p = a_1 FI + a_2 FI^2 + a_3 FO$$

Fixed fan-out NMOS 0.5 micron, PMOS 1.5 micron
 t_{pHL} increases linearly due to the linearly increasing value of the diffusion capacitance
 t_{pHL} increase quadratically due to the simultaneous increase in pull-down resistance and internal capacitance

While output capacitance makes full swing transition (from VDD to 0), internal nodes only transition from VDD-Vth to GND
 C_1, C_2, C_3 are on the order of 0.85 fF for Vth of 0.5/0.25 NMOS and 0.375/0.25 PMOS
To give a 80.3 psec pHt (simulated as 86 psec)

在本课程中从原理上逐步介绍如何进行电路级的手工设计分析，在前期精确分析时要用到SPICE模型的工具，后期具体设计时进行。

电容的手工分析简化模型

1. 在STTI工艺下，侧壁电容可以忽略，并假设所有晶体管的有源区L方向的宽度相同，因此近似认为**扩散区电容与W成正比**。
2. 相同尺寸的NMOS和PMOS的寄生电容相同。
3. 不考虑源极覆盖电容和沟道电容
4. 假设串联晶体管之间的有源区共享，**扩散区电容相当于一个晶体管的扩散区电容**。
5. 并联晶体管间或不同类型的晶体管间有源区不共享，总的扩散区电容等于两部分电容之和。
6. 对于2管堆叠的情况可以忽略内部节点电容对延时的影响；但是当堆叠晶体管数增加时就必须考虑分布电容的影响了。

复杂门的电容估计


$$C_L = C_{db2} + C_{db3} + C_{db4} + 2C_{gd2} + 2C_{gd3} + 2C_{gd4} + C_{ext}$$

C_{gd} 要考虑密勒效应
由于阈值损失的存在，实际的密勒效应系数小于2


$$C_{int} = C_{db1} + C_{s2} + 2C_{gd1} + 2C_{gs2}$$

对于2管堆叠的情况可以忽略内部节点电容对延时的影响；
但是当堆叠晶体管数增加时就必须考虑分布电容的影响了。

考虑扇入对延时的影响



不同逻辑门的本征时间常量



2023-2024秋

第3章 数字集成电路的速度

54

逻辑努力

逻辑努力 = $\frac{\text{逻辑门的本征时间常量}}{\text{对称反相器的本征时间常量}}$
(logical effort)

通常用g表示: $g = \frac{\tau_{gate}}{\tau_{inv}} = \frac{R_{gate}C_{gate}}{R_{inv}C_{inv}}$


上拉输出电阻对应的逻辑努力称为上拉逻辑努力;
下拉输出电阻对应的逻辑努力称为下拉逻辑努力;
每个逻辑门的输入端有自己对应的上拉逻辑努力和下拉逻辑努力。

2023-2024秋

第3章 数字集成电路的速度

55

不同逻辑门的逻辑努力



2023-2024秋

第3章 数字集成电路的速度

56

逻辑门的延时

逻辑门的传播延时

$$t_p = 0.69R_d(C_{int} + C_{ext}) = t_{p0} + t_{diff}$$

本征延时 努力延时

本征延时:
与逻辑门的尺寸(S)无关

努力延时:
 $t_{diff} = 0.69R_d C_{ext} / S$

C_{int} — 本征电容
 C_{ext} — 外部负载电容
 R_d — 等效输出电阻
 S — 单位尺寸逻辑门的等效输出电阻
 S — 尺寸系数


2023-2024秋

第3章 数字集成电路的速度

51

问题:

从提高速度出发, 应该如何确定逻辑门的尺寸?



$$t_p = t_{p01} + 0.69R_{d1}C_{g2} + t_{p02} + 0.69R_{d2}C_L$$
$$= t_{p01} + 0.69R_{d1}C_{g2}S_2 + t_{p02} + 0.69R_{d2}C_L/S_2$$

2023-2024秋

第3章 数字集成电路的速度

52

本征时间常量

$$t_p = t_{p01} + 0.69R_{d1}C_{g2}S_2 + t_{p02} + 0.69R_{d2}C_L/S_2$$

当两级门的努力延时相等时 t_p 取最小值, 对应的

$$S_{opt}^2 = \frac{R_{d2}C_L}{R_{d1}C_{g2}} \quad t_{pmin} = t_{p01} + t_{p02} + 2 \times 0.69 \sqrt{R_{d1}C_{g2}R_{d2}C_L}$$
$$= t_{p01} + t_{p02} + 2 \times 0.69 \sqrt{R_{d1}C_{g2}R_{d2}C_L}$$

$$R_d C_g = \frac{R_d}{S} S C_{gn} = R_d C_{gn} \triangleq \tau \quad \text{本征时间常量}$$

R_d 和 C_{gn} 是逻辑门自身的属性, 由电路结构、工艺参数决定。


2023-2024秋

第3章 数字集成电路的速度

53

p的计算

等效输出电阻相同



2023-2024秋

第3章 数字集成电路的速度

50

逻辑路径的延时模型

N级逻辑门组成的逻辑路径（归一化）延时：

$$D = \sum_{i=1}^N (p_i + g_i \cdot f_i / \gamma) = \sum_{i=1}^N (p_i + h_i / \gamma)$$

第*i*级的努力: $h_i = g_i f_i$

路径电气努力: $F = C_L / C_{g1} \cdot \prod_{i=1}^N \frac{C_{g2}}{C_{g1}} \cdot \frac{C_{g3}}{C_{g2}} \cdots \frac{C_L}{C_{gN}} = \frac{C_L}{C_{g1}}$

路径逻辑努力: $G = g_1 g_2 \cdots g_N$

路径努力:

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GF$$

2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

69

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

尺寸优化问题

设每级逻辑门的尺寸系数为 s_i , 优化 s_i 使得 D 最小:

$$D = \sum_{i=1}^N (p_i + h_i / \gamma) \quad H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GF$$

与 s_i 无关 与 s_i 有关 常数

最小延时条件: $h_1 = h_2 = \dots = h_N = h$

$$\hat{D} = \sum_{j=1}^N \frac{p_j + \frac{N(\sqrt[N]{H})}{\gamma}}{\gamma} \quad f_i = h / g_i$$

$$\text{或 } t_{pmin} = t_{p0} \left(\sum_{j=1}^N \frac{p_j + \frac{N(\sqrt[N]{H})}{\gamma}}{\gamma} \right)$$

2023-2024秋

第3章 数字集成电路的速度


清华大学集成电路学院 李翔宇

73

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

反相器链的优化



$g_i = 1, i = 1, 2, \dots, N, f_i = F^{1/N}$
每级放大 f_i , 具有相同的等效扇出 f_i :

$$C_{gm,j} = \sqrt[N]{C_{gm,j-1} \cdot g_{m,j+1}}$$

反相器链最小延时:

$$t_p = N t_{p0} \left(1 + \sqrt[N]{F} / \gamma \right)$$

2023-2024秋

第3章 数字集成电路的速度


清华大学集成电路学院 李翔宇

74

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

False-path



- 当 $B=0$ 时, $Z=0$ (与A、C、D无关), 电路的关键路径就是路径2;
- 当 $B=1$ 且 $A=1$ 时, $Z=0$ (与C、D无关), $A=0$ 时, $Z=1$ (与C、D无关), 关键路径为路径1;
- 经过C、D的所有路径都是根本不会有信号经过的, 如路径3, 这样的路径称为**虚假路径 (false path)**。
- 最大传播延时等于4tgate

2023-2024秋

第3章 数字集成电路的速度

69

清华大学集成电路学院 李翔宇

结论

- 组合逻辑电路的性能优化是对一条条逻辑路径的优化。
- 电路优化时不需要对每一个逻辑路径和每一个逻辑门都进行优化, 关键在于优化关键路径。
- 逻辑的延时与输入图形有关, 关键路径只有在特定的输入图形下才被激活。

2023-2024秋

第3章 数字集成电路的速度

70

清华大学集成电路学院 李翔宇

速度优化

- 关键路径
- 逻辑路径的优化
- 电路级优化
- 逻辑结构优化

2023-2024秋

第3章 数字集成电路的速度

71

清华大学集成电路学院 李翔宇

速度优化

- 关键路径
- 逻辑路径的优化
- 电路级优化
- 逻辑结构优化


2023-2024秋

第3章 数字集成电路的速度

66

清华大学集成电路学院 李翔宇

关键路径



- 时序路径: 两级寄存器间的信号传输路径,
 - 起点: 时钟信号、原始输入
 - 终点: 时序单元的数据输入端、原始输出
- 时序路径由时序弧组成
 - 逻辑门时序弧
 - 互连线时序弧
- 时钟频率由路径延时最长、时序路径决定 (关键路径)
- 一个组合逻辑块中的延时最长的路径是其关键路径


2023-2024秋

第3章 数字集成电路的速度

67

清华大学集成电路学院 李翔宇

关键路径的计算



- 时序弧延时和信号翻转方向有关, 不同方向取值可能存在差别
 - 时序弧的延时和上一级时序弧输出信号的翻转斜率有关
 - 时序路径延时和输入图形有关
 - 所有情况下延时最长的路径为关键路径
- 时序路径B-C: b1-b2-a5
路径B-C (A=0)
 $t_{pB\uparrow} = t_{a1\uparrow} + t_{a2\downarrow} + t_{a3\downarrow} + t_{a4\downarrow} + t_{a5\downarrow}$
 $t_{pB\downarrow} = t_{a1\downarrow} + t_{a2\uparrow} + t_{a3\uparrow} + t_{a4\uparrow} + t_{a5\uparrow}$
A=1时C=1, 延时=0

2023-2024秋

第3章 数字集成电路的速度


68

清华大学集成电路学院 李翔宇

最优有效扇出 f

最优的等效扇出 f 与反相器链中的自载系数 γ 的关系：

$$f = \exp(1 + \gamma / f)$$



For $\gamma = 0, f = e$,
 $N = \ln F$
For $\gamma = 1, f_{opt} = 3.6$


2023-2024秋

第3章 数字集成电路的速度

80 清华大学集成电路学院 李翔宇

f 对 t_p 的影响

典型自载情况： $\gamma = 1$




f 大于最优值并不会过多的影响延时，但能减少所要求的缓冲器级数和实现面积。通常 $f = 4$ 。

2023-2024秋

第3章 数字集成电路的速度

81 清华大学集成电路学院 李翔宇

缓冲器设计



2023-2024秋

第3章 数字集成电路的速度

82 清华大学集成电路学院 李翔宇

小结

当逻辑路径中的各级逻辑门具有相同的门努力时，路径的总延时达到最小值；

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GFB$$

$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma}$$

$$\text{或 } t_{pmin} = t_{p0} \left(\sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \right)$$

2023-2024秋

第3章 数字集成电路的速度

77 清华大学集成电路学院 李翔宇

小结（续）

对于相同类型的逻辑门（如反相器链），每一级逻辑门的尺寸放大相同的倍数。

分支的存在增大了总路径努力H

在最优条件下：

- 外部的总负载被均匀地分摊在各级电路上
- g大的门具有较小的扇出
- 路径的最小延时与各级门的本征延时之和、路径电气努力、路径逻辑努力和分支努力相关。

2023-2024秋

第3章 数字集成电路的速度

78 清华大学集成电路学院 李翔宇

最优级比（等效扇出）与最优级数

$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma}$$

对于给定负载 C_L 和给定的输入电容 C_{in} 寻找最优的级比 f

反相器链： $D = N(F^{1/N} / \gamma + 1)$

$$\frac{\partial D}{\partial N} = \gamma + \sqrt[N]{F} - \frac{\sqrt[N]{F} \ln F}{N} = 0$$

$$\Leftrightarrow f = \exp(1 + \gamma / f) \quad (\text{超越方程})$$

2023-2024秋

第3章 数字集成电路的速度


79 清华大学集成电路学院 李翔宇

分支努力

$$f = \frac{C_{on-path} + C_{off-path}}{C_{gin}}$$

分支努力：

$$b = \frac{C_{on-path} + C_{off-path}}{C_{gin}}$$



2023-2024秋

第3章 数字集成电路的速度

75 清华大学集成电路学院 李翔宇

存在分支的路径延时

N级逻辑门组成的逻辑路径（归一化）延时：

$$D = \sum_{i=1}^N \left(p_i + \frac{g_i \cdot f_i}{\gamma} \right)$$

第i级的努力： $h_i = g_i f_i$

路径电气努力： $F = C_L / C_{gI}$

$$F = \prod_{i=1}^N \frac{f_i}{b_i} = \frac{1}{B}$$

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GFB$$

2023-2024秋

第3章 数字集成电路的速度

76 清华大学集成电路学院 李翔宇

小结

- 逻辑链中当各级的努力延时 (n) 相同并且接近等于4 时, 整个逻辑链路径的延时最快。
- 采用“较少”级数(逻辑门的数目较少)时, 逻辑链未必最快。
- 采用“大尺寸”逻辑门时, 逻辑链未必最快, 却会增加面积和功耗。
- 逻辑链的路径总延时对于级数偏离“最优级数”的敏感程度不大。
- 使每级的门努力稍大于4 可减少面积与功耗, 但速度减慢不多。
- 但当每级的门努力大于6~8 时, 速度会明显变慢。

2023-2024秋

第3章 数字集成电路的速度

87
清华大学集成电路学院 李阳宇

小结 (续)

- 分支努力较大的节点应采用逻辑努力较小的门来驱动。
- 分支上的逻辑门采用较小的尺寸。
- 对非关键分支上的逻辑门进行缓冲以减少对关键路径的影响。

2023-2024秋

第3章 数字集成电路的速度

88
清华大学集成电路学院 李阳宇


逻辑努力方法的局限性

- 逻辑努力方法的精度不高:
 - 它没有考虑输入信号翻转时间、互连线负载的影响;
 - 忽略了速度饱和效应、体效应等二阶效应, 没有考虑版图因素。
- 无法处理复杂的逻辑结构, 当电路中存在复杂分支时, 使用手动方式进行分析将变得极其困难。
- 无法用来优化功耗和面积。

2023-2024秋

第3章 数字集成电路的速度

89
清华大学集成电路学院 李阳宇



2023-2024秋

第3章 数字集成电路的速度

85
清华大学集成电路学院 李阳宇

幻灯片 85
a26
在确定门N输入后我们可以根据各级逻辑门的尺寸系数。

86
清华大学集成电路学院 李阳宇

优化方法

- 计算路径的努力: $H = GBF$
- 求最优级数 $N \sim \log_4 H$
- 计算一级的努力 $h = H^{1/N}$
- 画出具有这一级数 (N) 的路径的草图
- 从任意一边开始, 求出各级的尺寸:
 $C_{g(i+1)} \cdot C_{gi} = h/(g_i b_i)$

$$s_i = \frac{C_{gi}}{g_i C_{ref}}$$

Reference: Sutherland, Sproul, Harris, "Logical Effort", Morgan-Kaufmann 1999

2023-2024秋

第3章 数字集成电路的速度

86
清华大学集成电路学院 李阳宇

幻灯片 82

a27

对于路径负载较大的情况, 可以通过在路径中插入缓冲器来减延时, 减小功耗。

a46, 2011/2/13

优化缓冲器级数

当负载和第一级的输入电容给定时, 假设实现所要求功能的逻辑部分为 n_1 级。
假设为达到最短延时, 在逻辑链中需插入 $N - n_1$ 级反相器, 使总共有 N 级。

$$D = \frac{NH^{1/N}}{\gamma} + N - n_1 + \frac{P}{\gamma}$$

原 n_1 级门的总本延时, 与 N 无关

$$\frac{\partial D}{\partial N} = \frac{H^{1/N}}{\gamma} + 1 - \frac{H^{1/N} \ln H}{\gamma N} = 0$$

与反相器链的情况类似, 可得到

$$h = H^{1/\hat{N}} = 3.6 (\gamma = 1), \hat{N} = \log_{3.6} H$$


为达到最短延时, 在逻辑链中插入的反相器个数为: $\hat{N} - n_1$

2023-2024秋

第3章 数字集成电路的速度

83
清华大学集成电路学院 李阳宇

逻辑链总延时(D)对于级数(N)的敏感程度



2023-2024秋


第3章 数字集成电路的速度

84
清华大学集成电路学院 李阳宇

结构	传播延时
基于8输入逻辑门的结构	6.2ns
基于4输入逻辑门的结构	5.24ns
基于2输入逻辑门的结构	3.19ns

大扇出逻辑门的优化


插入缓冲器将扇入与扇出隔离



大扇入逻辑门的优化技术2

优化晶体管的次序：

- 最迟到达的输入信号应当作为内层输入（放在接近输出端处）




延时由C_L, C₁和C₂的放电时间决定

延时由C_L的放电时间决定

大扇入逻辑门的优化技术3

改变逻辑结构（控制最大扇入）



速度优化

- 关键路径
- 逻辑路径的优化
- 电路级优化
- 逻辑结构优化

大扇入逻辑门的优化技术1


增大串联网络中外侧

晶体管尺寸

分布 RC网络

M1 > M2 > M3 > ... > MN
(最靠近输出端的晶体管尺寸最小)

可以使延时减少20% 以上；
但实际版图由于不规则，
需要把晶体管的距离拉开，
从而使内部电容增加，抵消了收益。



总结（续）

逻辑门延时(续)：

- 对于复杂逻辑门
- 要考虑内部节点电容的影响
- 与扇入有关（平方关系）、与输入图形有关
- 逻辑努力反映了逻辑门相同驱动能力下对前级负载的大小、和晶体管尺寸无关，与逻辑门的类型有关。
- $D=h+p$ —— p 与尺寸无关，速度优化的条件是 $h=4$ ， $N=\log_4 H$

逻辑门的延时优化

- 多管堆叠时逐级增大晶体管管尺寸
- 非对称逻辑门
- 关键信号优化
- 减小扇入


总结（续）

逻辑结构的速度优化

- 关键是优化关键路径（路径延时与输入图形和输入信号翻转方向有关）
- 电路级优化：
 - 插入缓冲级和优化（尺寸优化）
 - 逻辑门优化
- 逻辑级优化：逻辑重构、输入重排、减小扇入、调整关键路径逻辑、流水线与重定时
- 结构优化：参见数据通路部分


逻辑级优化(2)

- 减少关键路径上逻辑门的扇出（负载）



逻辑级优化(3)

- 将最迟到达的信号放到接近输出端处



总结

延时估算的基本模型：RC网络和Elmore延时公式

- 等效电阻法和等效电流法
- 注意电容的密勒效应
- 逻辑门延时：
 - t_p 随 V_{DD} 增大减小，但是当 V_{DD} 非常大时并不敏感
 - $t_p \sim C_L V_{DD} / (V_{DD} - V_T - V_{DSAT}/2)$ （速度饱和）
 - 延时与输入信号斜率有关，近似为线性关系

关键翻转方向的优化

采用不对称逻辑门

- 具有不同上升和下降时间的不对称逻辑门（Skewing Gate），使关键翻转方向的传播延时下降。
- HI-skew gates 有利于输出上升（减小nMOS）
- LO-skew gates 有利于输出下降（减小pMOS）
- 但是会使另一个方向的翻转变慢
- 减小输入关键信号的输入管尺寸


如Reset 很少发生时，

可减少输入管A的尺寸，增大reset管尺寸，以减少A的输入电容。

$$9A = 10/9 (< 4/3)$$

$$p = 13/9 (< 6)$$

同时缩小p管尺寸，减小负载电容



速度优化

关键路径

逻辑路径的优化


电路级优化

逻辑结构优化

逻辑级优化(1)

优化逻辑深度

- 技术：重组结构、流水线、重定时、工艺映射



现已有很好的逻辑综合工具