

开发逻辑是一个逻辑门为的函数和以下一个输入为的函数。

8/4/2017 17:06

逻辑门的功耗

📌 **能耗**：从电源中取得的总能量

$$E_{0 \rightarrow 1} = C_L V_{DD} V_{sw}$$
$$= Q V_{DD} \frac{1}{2}$$

全摆幅电路： $E_{0 \rightarrow 1} = C_L V_{DD}^2$

📌 **功率消耗**（功耗）：

• 平均功耗：单位时间内的能耗 $P = \frac{E}{\Delta T}$ 瞬时功耗： $P(t) = i(t) \cdot V_{DD}$

逻辑门的平均功耗： $P_{av} = \frac{E}{\Delta T} = E_{0 \rightarrow 1} f_{0 \rightarrow 1} = C_L V_{DD} V_{sw} f_{0 \rightarrow 1}$ **逻辑门的峰值功耗**：

全摆幅电路： $P_{av} = C_L V_{DD}^2 f_{0 \rightarrow 1}$ **0-1翻转频率** $P_{peak} = i_{peak} \cdot V_{DD}$

2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李阳宇

4

第4章 数字集成电路的功耗


2023-2024秋

清华大学集成电路学院 李阳宇

1

信号间的相关性问题

Inter-Signal Correlations



没有重要扇出的逻辑电路 具有重要扇出的逻辑电路

$$P_z = p(Z=1) = p(B=1, C=1)$$

$$P_z = p(Z=1) = p(B=1, C=1)$$

$$P_{0 \rightarrow 1} = (1 - p_0 p_c) p_a p_c$$

$$= (1 - \frac{1}{2} \cdot \frac{1}{2} \cdot \frac{1}{2}) = 3/16$$

$$= p_{0 \rightarrow 1} \cdot 0 = 0$$

$$= p_{0 \rightarrow 1} \cdot 0 = 0$$

信号间存在相关性时，必须利用条件概率建立模型，利用CAD 工具进行信号间相关性的分析。

2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李阳宇

6

开关活动性的分析非常复杂

- 📌 信号通过逻辑门时可以改变统计特性；
- 📌 信号间的相关性：即便原始信号输入互不相关，但通过逻辑电路后就会变得相关。——采用条件概率；
- 📌 时序电路中含有反馈，翻转概率和电路状态有关。

2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李阳宇

7

开关活动性

$$P = C_L V_{DD}^2 f_{0 \rightarrow 1} = \underbrace{C_L}_{\text{等效电容}} \underbrace{V_{DD}^2}_{\text{开关活动性}} \underbrace{f}_{\text{工作频率}}$$

📌 **开关活动性（switching activity）**：逻辑门一个周期内发生0-1翻转的概率。

📌 $\alpha_{0 \rightarrow 1} = p_0 p_1$ ；

- 各个周期的输入相互独立 $\alpha_{0 \rightarrow 1} = p_0 \cdot p_1 = p_0 \cdot (1 - p_0)$
0-1概率分布均匀时活动性最高。

• 输入是独立的均匀分布，N输入静态门的开关活动性：

$$\alpha_{0 \rightarrow 1} = p_0 \cdot p_1 = \frac{N_0}{2^N} \cdot \frac{N_1}{2^N} = \frac{N_0 (2^N - N_0)}{2^{2N}}$$

2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李阳宇

5

CMOS逻辑门的功耗

📌 **动态功耗**


- 充放电功耗
- 直流通路引起的功耗
- 📌 **静态功耗**

逻辑门翻转中的能量

📌 逻辑门输出充电时从电源汲取电流（产生电源能量消耗）。

📌 产生的总能耗等于 $C_L V_{DD} V_{sw}$ ，其中一半消耗在充电电阻上，一半储存在电容中。

📌 储存在电容中的能量在输出由高变低的过程中消耗在放电电阻上。



2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李阳宇

3

短路电流

在门翻转的过程中有一段时间内上拉网络和下拉网络同时导通, 产生电源到地的直接通路 (短路), 引起**短路电流**。




图 10.1.1 (CMOS 输入级短路电流波形设计 (图 10.1.1))。MOSFET 模型: 电子工业出版社

2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李海宇


2023-2024秋

第4章 数字集成电路的功耗

8
清华大学集成电路学院 李海宇


动态或虚假翻转

非零延时造成的动态故障 (dynamic hazard) 或毛刺 (glitch) 虚假翻转会引起额外的功耗



CMOS逻辑门的功耗

- 动态功耗
 - 充放电功耗
 - 直流通路引起的功耗
- 静态功耗



2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李海宇

清华大学集成电路学院 李海宇

2023-2024秋

第4章 数字集成电路的功耗

13
清华大学集成电路学院 李海宇


静态功耗

电路静态时存在的功耗, 由静态漏电流引起

- 亚阈值漏电流—— I_{SUB}
- 栅极漏电流—— I_{GS}
- 漏极泄漏电流 (次表面BTBT 漏电流, GIDL)—— I_{LEAK}

影响静态功耗的因素

- V_T 、温度、电源电压
- 器件尺寸:
 - W/L , WL , 有源区面积
 - 近似与逻辑门尺寸系数成正比



2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李海宇

清华大学集成电路学院 李海宇

2023-2024秋

第4章 数字集成电路的功耗


9
清华大学集成电路学院 李海宇

CMOS逻辑门的功耗

- 动态功耗
 - 充放电功耗
 - 直流通路引起的功耗
- 静态功耗

NAND3门的静态功耗

40nm工艺, $V_{DD} = 1.1V$



2023-2024秋

第4章 数字集成电路的功耗

20 清华大学集成电路学院 李刚宇

5/27 片 20

LX11 M1漏极同时存在亚阈值漏电流BTBT漏电流, 导致PDP MOS管存在亚阈值漏电流
U.X. 2022/10/17
LX12 堆叠效应导致M4的亚阈值漏电流减小, BTBT漏电流不大, 总电流 $2.1+0.48+2.83+1.2$
U.X. 2022/10/17
LX13 漏极漏电流在衬底电势接近于零时外, 所以亚阈值漏电流比第一级略大, 漏极漏电流比第一级略小, 因此BTBT漏电流小, 所以总漏电流小
U.X. 2022/10/17

堆叠效应对亚阈值漏电的影响 (续)

两个截止的MOS管堆叠, 由于亚阈值漏电流的存在, 各自的源漏两端都会产生压降, 减小了上方NMOS管的 V_{GS} 、 V_{BS} 和 V_{DS} , 漏电流的值小于没有堆叠的情况。

由于体效应, V_{SB} 的提高 会增加 V_T

由于DIBL, V_{DS} 的减小会增加 V_T

2023-2024秋


第4章 数字集成电路的功耗

17 清华大学集成电路学院 李刚宇

堆叠效应对亚阈值漏电的影响 (续)

堆叠效应

40nm 工艺, $W/L=120nm/40nm$ 的截止NMOS管堆叠后的泄漏电流 (SPICE仿真结果)




2023-2024秋

第4章 数字集成电路的功耗

18 清华大学集成电路学院 李刚宇

NAND3门的静态功耗 (续)

栅极漏电流



总的栅极泄漏电流可达到4.2pA, 已超过了亚阈值漏电流。

2023-2024秋

第4章 数字集成电路的功耗

21 清华大学集成电路学院 李刚宇

逻辑门的亚阈值漏电功耗

若只考虑亚阈值漏电, 一个反相器的静态功耗由截止器件 I_{sub} 决定。

15

亚阈值电流公式: $I_{sub} = I_{d0} 10^{\frac{V_{GS}-V_{th}}{S}}$ $\left(1 - e^{\frac{V_{DS}}{\phi_T}}\right)$

截止器件的漏电流: $I_{off} = I_{sub} |_{V_{GS}=0, V_{DS}=V_{DD}} = \frac{W}{L} I_{d0} 10^{\frac{-V_{th}}{S}} \left(1 - e^{\frac{V_{DD}}{\phi_T}}\right)$

$\phi_T = kT/q$: 热电压

2023-2024秋


第4章 数字集成电路的功耗

15 清华大学集成电路学院 李刚宇

5/27 片 15

LX4 $V_t = V_{th} - qV_{bs}$ (DIBL代入sub公式, 将 $V_{gs}=V_{ds}=0$ 时的sub公式代入截止状态下的漏电流 i_{off} , 漏电流表达式就与 V_t 相关的形式。
U.X. 2019/10/17

堆叠效应对亚阈值漏电的影响



负载线法分析

$(Q)I = V_X$


2023-2024秋

第4章 数字集成电路的功耗

16 清华大学集成电路学院 李刚宇


降低开关活动性的设计技术4

- 利用时序单元来消除毛刺
- **重定时技术**：把寄存器放在虚假翻转活动性高的逻辑和大电容节点之间。
 - 当存在毛刺的逻辑级数较多时，需要**插入寄存器**。但会带来额外的时序单元功耗



分时复用资源的讨论

- 随机信号：功耗相同
- 具有独特分布特性的数据传递：分时复用方法的功耗可能偏高（低功耗设计中避免采用）



- CMOS逻辑门的功耗
- 低功耗电路技术
- 功耗与延时的关系

第四章 数字集成电路的功耗

降低开关活动性的设计技术1

逻辑重组：相同逻辑函数不同逻辑结构




总体开关活动性较低；存在毛刺；传播延时大。 总体开关活动性较高；无毛刺；传播延时小。

	O1	O2	F
p1(链形结构)	1/4	1/8	1/16
p0=1-p1(链形结构)	3/4	7/8	15/16
开关活动性(链形结构)	3/16	7/64	15/256
p1(树形结构)	1/4	1/4	1/16
p0=1-p1(树形结构)	3/4	3/4	15/16
开关活动性(树形结构)	3/16	3/16	15/256

降低开关活动性的设计技术2

输入排序

$p(A=I)=0.5$
 $p(B=I)=0.2$
 $p(C=I)=0.1$



推迟具有较高翻转率的信号（即信号概率接近0.5的信号）。


降低开关活动性的设计技术3

通过均衡信号路径来减少毛刺

- 毛刺主要是由于在电路中路径长度失配引起——使一个电路的所有到达时间都相同可以大大减少毛刺
- 由于互连延时所占比重日益增加，路径匹配变得非常困难——但是路径匹配程度较高可以减少毛刺的幅度

NAND3门的静态功耗（续）

复杂逻辑门的关断开关网络中也会存在栅极泄漏电流



复杂逻辑门的功耗

电容充电功耗

- 与输入图形有关，因为充电的节点电容不同
- 与开关活动性有关
- 与初始输入有关，影响实际充电电容的大小（时序单元与状态有关）

短路电流功耗

- 与输入图形有关，因为
1. 导通电阻不同
 2. 输出信号的翻转斜率不同

静态功耗

因堆叠晶体管的数目、存在栅氧泄漏电流的晶体管面积等因素的不同，也与输入图形有关

- CMOS逻辑门的功耗
- 低功耗电路技术
- 功耗与延时的关系

第四章

数字集成电路的功耗

低功耗评价指标

- 单纯评价功耗是没有意义的，因为可以通过增加延时或降低翻转速率来降低功耗，而性能是不能无限制地牺牲的。
- 在给定性能要求的情况下功耗水平才是有实际意义的，即低功耗设计的目标是降低完成某项计算（如一次翻转）所消耗的**能耗**。

均衡能耗和延时重要性的评价指标


- 能量延时积:
- $$EDP = PDP \times t_p = P_{av} \times t_p^2$$
- 同时考虑性能和能耗的衡量,经常作为最后的质量评价。
- ED² 延时更加重要

ED^{0.5} 能耗更加重要

ED³ 延时重要性更高

.....
- 其它综合评价指标（能耗指标和延时指标具有不同的权重。）

逻辑路径优化空间



三级反相器链，固定Cin和CL，调整2、3级逻辑门尺寸得到的能量-延时空间。

功耗与延时的关系

- 影响功耗和延时的因素
- 电路尺寸优化（动态功耗）
- 电压优化
- 综合优化

功耗延时积

功耗延时积: $PDP \triangleq P_{av} \cdot t_p$ 次操作所用的时间相乘得到的乘积。

PDP是一个门的每个开关事件所消耗的能量。

一个静态反相器翻转期间的平均功耗 $P_{av} = C V_{DD}^2 / t_p$
传播延时是 t_p ，功耗延时积就等于 $C V_{DD}^2$

- 和逻辑门的传播延时和平均功耗都无关。
- 传播延时是由一给定数量的能量能存放在电容上的速度决定的。
- 给定的工艺和门的拓扑结构，驱动相同外部负载（忽略本征负载）时，PDP一般为常数（与 V_{eq} 无关）。

——延时 tradeoff 功耗

图2.1.34 增大Reff，切通点 Pavg减小，减小Reff，tP减小，Pavg增大。
a32 2011/7/26

功耗与延时的关系

- 影响功耗和延时的因素
- 电路尺寸优化（动态功耗）
- 电压优化
- 综合优化

功耗、能耗和延时

● 一个逻辑门的功耗（忽略短路功耗）

$$P_{dyn} = \alpha C_L V_{DD}^2 f_{max}$$
$$I_{off} = \frac{W}{L} I_{ao} 10^{\frac{-(V_{DS}-V_{T0})}{S}} \left(1 - e^{-\frac{I_{ao}}{\phi}} \right), \quad P_{sa} \approx I_{off} V_{DD} \quad (\text{静止状态})$$

UX5


● 延时

$$t_p = \frac{C_L V_{SW}}{I_{RST}} = \frac{C_L V_{DD}}{k_s (V_{DD} - V_T)^\alpha}$$
$$C_L \text{ --- } t_p P_{dyn} \quad W \text{ --- } t_p P_{dyn} P_{sa} \quad V_T \text{ --- } P_{sa} \quad V_{DD} - V_T \text{ --- } t_p \quad V_{DD} \text{ --- } P_{dyn} t_p P_{sa}$$

图2.1.32 Vt=Vth-qVds (DIBL)代入kua公式，将Vgs=QVds+Vth代入截止状态下的漏电流off，重新整理成式(2.1.14)的形式。
a30 2011/7/26
UX5 忽略本征漏电流修正漏电流off的其它公式。

电源电压和阈值电压优化

对于给定的延时，进行操作的最优电源电压和阈值电压是在延时等值线和能耗等值线的切点上




2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李海宇

48

尺寸、Vdd优化



目标：使整个电路的功耗最小

- 设计参数：f 和 V_{DD}
- $t_p \leq t_{pref}$ ($f=1$ 同时 $V_{DD}=V_{ref}$ 的电路延时)

$$t_p = t_{p0} \left(\left(1 + \frac{f}{\gamma} \right) \left(1 + \frac{F}{f\gamma} \right) \right)$$
$$t_{p0} \propto \frac{V_{DD}}{V_{DD} - V_{TE}}$$

减小 t_p 可以减小总的等效电容 C_{eff} 。
如果 $t_p < t_{pref}$ 可以通过降低 V_{DD} 的方法以性能换取功耗的改善

2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李海宇

49

确定晶体管尺寸

性能约束： $(\gamma=1)$

$$\frac{t_p}{t_{pref}} = \frac{t_{p0}}{t_{p0pref}} \left(\frac{2+f}{3+F} \right) \frac{f}{f} = \frac{V_{DD} V_{ref} - V_{TE}}{V_{ref} V_{DD} - V_{TE}} \left(\frac{2+f}{3+F} \right) = 1$$

一次翻转的能耗

(E_{ref} 为参考电路即 $f=1$ 及 $V_{DD}=V_{ref}$ 时的能量)

$$E = V_{DD}^2 C_{gl} [(1+\gamma)(1+f)+F]$$
$$\frac{E}{E_{ref}} = \left(\frac{V_{DD}}{V_{ref}} \right)^2 \left(\frac{2+2f+F}{4+F} \right)$$

电路总电容


2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李海宇

50

动态功耗EDP的优化



EDP 达最小值时的 V_{DD} 值为 $\frac{3}{2}V_{TE}$

对阈值在0.5V 范围的亚微米工艺 V_{DDOPT} 为1V左右。

2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李海宇

43

功耗与延时的关系

- 影响功耗和延时的因素
- 电路尺寸优化（动态功耗）
- 电压优化
- 综合优化

2023-2024秋


第4章 数字集成电路的功耗

清华大学集成电路学院 李海宇

44

能耗与延时 vs $V_{DD}-V_T$ （等值线法）

0.18um工艺环振的能耗和延时等值线



2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李海宇

45

总结（续）

- 补充：纳米工艺下还要考虑不同泄漏电流之间的折中——增大衬底反偏置电压、采用高阈值器件在减小 I_{sub} 的同时会增大 I_{BTB}

2023-2024秋

第4章 数字集成电路的功耗

56
清华大学集成电路学院 李海洋

总结

- CMOS电路的功耗来源：
 - 充放电功耗： $CV_{DD}V_{sw}f_{0-1}$
 - 短路电流功耗：使所有门的翻转时间相等
 - 静态泄漏功耗：与阈值电压关系密切、堆叠效应、与电路尺寸成正比
- 复杂逻辑门的功耗与输入图形有关
- 低功耗设计的衡量方式是能耗最小化
- 低功耗设计指标：
 - PDP (E), EDP, $ED^{\times}$
- 最低能耗一般出现在亚阈值区，近阈值逻辑具有最佳的能量效率

2023-2024秋

第4章 数字集成电路的功耗

53
清华大学集成电路学院 李海洋

总结（续）

- 低功耗设计中的折中问题
 - P-W-D：
 - 减小门尺寸减小功耗，但增大延时
 - 优先增大能耗大的逻辑门的延时
 - P- V_{DD} -D：降低电源电压会降低功耗，但增加电路延时
 - 存在使EDP最优的 V_{DD}
 - $E_{dyn}-V_{DD}-E_{leak}$ ：能耗优化中，加大延时来降低动态能耗的同时会增加静态能耗
 - 损益平衡点（最优工作点）与活动因子有关

2023-2024秋

第4章 数字集成电路的功耗

54
清华大学集成电路学院 李海洋

总结（续）


- D- V_T - P_{leak} ：阈值电压升高可以降低静态功耗，但增大延时
- 尺寸优化的基础上降低电源电压可以把延时盈余转化成功耗收益。
- 对于给定工艺，存在最优的 V_{DD} vs. V_T 配置。
 - 升高阈值电压的同时升高 V_{DD} ，可以在减小静态功耗的同时维持延时水平，代价是增加动态能耗。

2023-2024秋

第4章 数字集成电路的功耗

55
清华大学集成电路学院 李海洋

性能不变条件下的 V_{DD} vs. f



- 达到最优尺寸系数之前加大f，在保持性能不变时可以降低 V_{DD} ；
- 达到最优尺寸系数后，进一步加大尺寸只会加大自载影响而使性能降低。为了维持性能不变必须提高 V_{DD} 。
- 当 V_{DD} 接近 V_{Te} 时，增加尺寸只允许降低很少的电压

2023-2024秋

第4章 数字集成电路的功耗

51
清华大学集成电路学院 李海洋

能耗与f间的关系（维持性能不变）

- 通过改变器件尺寸并同时降低电源电压是降低能耗的有效办法。
 - 增大尺寸虽然会增加电容
 - 但是性能的改善却允许 V_{DD} 下降
- 在f的最优值之外进一步加大器件尺寸将使能量显著增加
- 当 V_{DD} 接近 V_{Te} 时，增加尺寸只允许降低很少的电压，因而只能达到很少的能量降低。
- 考虑能量时的最优尺寸系数小于考虑性能时的最优尺寸

F = 20 时, f_{opt} (能量) = 3.53
 f_{opt} (性能) = 4.47

2023-2024秋

第4章 数字集成电路的功耗

52
清华大学集成电路学院 李海洋

幻灯片 52

杨卫, 由上图 (式) 可确定每一级AOI即可得到延迟和Eref

a31