
小结

- 逻辑链中当各级的努力延时（h）相同并且接近等于4 时，整个逻辑链路径的延时最快。
 - 采用“较少”级数（逻辑门的数目较少）时，逻辑链未必最快。
 - 采用“大尺寸”逻辑门时，逻辑链未必最快，却会增加面积和功耗。
- 逻辑链的路径总延时对于级数偏离“最优级数”的敏感程度不大。
 - 使每级的门努力稍大于4 可减少面积与功耗，但速度减慢不多。
 - 但当每级的门努力大于6～8 时，速度会明显变慢。



各级的尺寸系数：

$$s_i=\frac{C_{gi}}{g_iC_{ref}}=\frac{1}{g_iC_{ref}}\cdot\frac{f_{i-1}}{b_{i-1}}C_{g(i-1)}=\frac{1}{g_iC_{ref}}\cdot\frac{f_{i-1}}{b_{i-1}}\cdot\frac{f_{i-2}}{b_{i-2}}C_{g(i-2)}$$

$$=\frac{1}{g_iC_{ref}}\cdot\frac{f_{i-1}}{b_{i-1}}\cdot\frac{f_{i-2}}{b_{i-2}}\cdots\frac{f_1}{b_1}C_{g1}=\frac{1}{g_iC_{ref}}\cdot\frac{f_{i-1}}{b_{i-1}}\cdot\frac{f_{i-2}}{b_{i-2}}\cdots\frac{f_1}{b_1}\cdot g_1s_1C_{ref}$$

$$=\frac{g_1s_1}{g_i}\cdot\frac{f_{i-1}}{b_{i-1}}\cdot\frac{f_{i-2}}{b_{i-2}}\cdots\frac{f_1}{b_1}=\frac{g_1s_1}{g_i}\prod_{j=1}^{i-1}\left(\frac{f_j}{b_j}\right)$$

教科书第6章公式（6.18）

幻灯片 82

a27 对于路径负载较大的情况，可以通过在路径中插入缓冲器来提高延时，减小功耗。
adm, 2011/12/13

小结（续）

- 分支努力较大的节点应采用逻辑努力较小的门来驱动。
 - 分支上的逻辑门采用较小的尺寸。
 - 对非关键分支上的逻辑门进行缓冲以减少对关键路径的影响。

幻灯片 85

a26 在确定了N和h后我们可以推算各级逻辑门的尺寸系数。
adm, 2011/12/13

优化缓冲器级数

当负载和第一级的输入电容给定时，假设实现所要求功能的逻辑部分为n_1 级。
假设为达到最短延时，在逻辑链中需插入$N-n_1$ 级反相器，使总共有N 级。

$$D=\frac{NH^{\frac{1}{N}}}{\gamma}+N-n_1+P$$

原n_1级门的总本征延时，与N无关

$$\frac{\partial D}{\partial N}=\frac{H^{1/N}}{\gamma}+1-\frac{H^{1/N}\ln H}{\gamma N}=0$$

与反相器链的情况类似，可得到

$$h=H^{1/\hat{N}}=3.6(\gamma=1),\hat{N}=\log_{3.6}H$$

为达到最短延时，在逻辑链中插入的反相器个数为：$\hat{N}-n_1$

逻辑努力方法的局限性

- 逻辑努力方法的精度不高：
 - 它没有考虑输入信号翻转时间、互连线负载的影响；
 - 忽略了速度饱和效应、体效应等二阶效应，没有考虑版图因素。
- 无法处理复杂的逻辑结构，当电路中存在复杂分支时，使用手动方式进行分析将变得极其困难。
- 无法用来优化功耗和面积。

优化方法


- 计算路径的努力：$H = GBF$
- 求最优级数$N \sim \log_4 H$
- 计算一级的努力$h=H^{1/N}$
- 画出具有这一级数（N）的路径的草图
- 从任意一边开始，求出各级的尺寸：

$C_{g(i+1)}:C_{gi} = h/(g_ib_i)$

$$s_i=\frac{C_{gi}}{g_iC_{ref}}$$

Reference: Sutherland, Sproull, Harris, “Logical Effort”, Morgan-Kaufmann 1999

逻辑链总延时(D)对于级数(N)的敏感程度



延时对N并不敏感，一般选取h=4，$N=\log_4 H$

插入的反相器个数只能是偶数。