



1. 写出下图所示的上升沿寄存器中传输门的CLK和, 以及建立时间, 保持时间和传输时间



2. 考虑如图2所示电路。NMOS 管属长沟器件, $k' = 20 \mu A/V^2$, $W/L = 10/2$, $V_{T0} = 0.6V$, 衬偏系数 $\gamma = 0.5$, $|\Phi_F| = 0.3V$, 可忽略沟道调制效应 (即 $\lambda = 0$)。在 $t=0$ 时刻 V_{in} 处的电压由 $0V$ 跳变至 V_{DD} ($V_{DD} = 3V$), 此时 $V_{out}(t=0) = 0V$, $V_M(t=0) = 0V$ 。
- (1) 简述M点的电容都由哪些部分构成, 是什么原因导致的这些电容。
 - (2) 请求解 $V_M(t=\infty)$, $V_{out}(t=\infty)$ 。
 - (3) 请计算在输出端达到 $V_{out}(t=\infty)$ 的过程中, 负载电容 C_L 存储了多少能量? 电源消耗了多少能量? M1管消耗了多少能量?



$$t_{fset} = 3t_{p,inv} + t_{p,x} \quad \text{假设D相品 } t_{p,inv} \text{ 为 } t_{p,inv}, t_{p,x} \text{ 为 } t_{p,x}$$

$$t_{hold} = 0 \quad t_{del-g} = t_{p,inv} + t_{p,x}$$

2. (1) M点电容: $C_{gs1}, C_{gs2}, C_{gd1}, C_{gd2}, C_{gs3}, C_{gs4}, C_{gd3}, C_{gd4}$

栅源电容, 栅漏电容, 栅漏电容, 栅漏电容, 栅漏电容, 栅漏电容

$$V_M(t=0) = V_{DD} - V_{T0} = 3V - 0.6V = 2.4V$$


$$V_M = 3V - [0.6V + 0.5(\sqrt{0.6V + V_M} - \sqrt{0.6V})] \quad V_M = 1.984V$$

$$V_{out}(t=\infty) = V_M - V_{T0} = 1.984V - 0.6V = 1.384V \quad V_{out} = 1.1V$$

$$E = \int_0^{t_{out}} V_{out}(t) i_{out}(t) dt = \int_0^{t_{out}} V_{out}(t) \cdot C \frac{dV_{out}(t)}{dt} dt = \int_0^{t_{out}} C V_{out}(t) dV_{out}(t) = \frac{1}{2} C V_{out}^2 \Big|_0^{t_{out}} = \frac{1}{2} \times C_L \times (1.1)^2 = 0.605 C_L$$

$$E = \int_0^{t_{out}} V_{in} \cdot i_{in}(t) dt = \int_0^{t_{out}} V_{DD} \cdot \frac{1}{2} k' \frac{W}{L} (V_{DD} - V_{M1})^2 dt$$

3. MOS 速度饱和原因: (随着沟道长度减小, 电场力增大, 当 $V_{DS} = V_{DSAT}$ 时, 由于散射原因, 载流子速度不再随 V_{DS} 而增加)



沟道长度饱和, 速度饱和, 速度饱和

$$NMOS \text{ 饱和区: } V_{DS} > V_{in} \quad V_{DS} - V_{DSAT} < V_{T0} \quad V_{DS} < V_{DSAT} \quad \therefore \text{当 } V_{DS} < V_{DSAT} \text{ 时, 仍为饱和区, 未达速度饱和}$$


4. 为什么在亚阈值区, 为什么? 对电路特性有何影响?

$$F = \overline{A + B + C} = \overline{A} \cdot \overline{B + C} = \overline{A} \cdot (\overline{B} \cdot \overline{C}) = \overline{A} \cdot \overline{B} \cdot \overline{C}$$

3. 用互补CMOS门电路实现逻辑, 并给出与反相器比例相同的 (2:1) 的各管子的尺寸。计算每个输入端的逻辑努力。计算归一化本征延时。用动态逻辑实现上述逻辑, 并简述工作原理。


5.

$$\overline{F} = \overline{A + B + C + D} = \overline{A} \cdot (\overline{B + C}) \cdot \overline{D} \quad \therefore F = \overline{A \cdot (\overline{B + C}) \cdot D}$$



$$g_A = \frac{5}{3} \quad g_B = \frac{7}{3} \quad g_C = \frac{7}{3} \quad g_D = \frac{5}{3}$$

$$P = \frac{2+4+2+1}{3} = \frac{11}{3}$$



上管 具体如下图

b. $C_i = 10 \text{ fF}$ $C_o = 60 \text{ pF}$ $T = \frac{60 \times 10^{-12}}{10 \times 10^{-15}} = 6000$

(1) $f_i = \sqrt[3]{F} = 18.17$ $S_2 = 18.17$ $S_3 = 330.15$


$T_p = \sum_{i=1}^3 t_{p0}(1 + \frac{f_i}{f}) = 3 \times 10 \text{ ps} \times (1 + 18.17) = 0.575 \text{ ns}$

则若级数 N 不固定 $\ln F = \ln f$ $T_p = \frac{\ln F}{\ln f} t_{p0}(1 + \frac{f}{f})$ $\frac{\partial T_p}{\partial f} = 0$ $f = e^{1+1/f}$ $\frac{1}{f} = 1$ $f = 2.6$

此时 $N = \frac{8.7}{2.6} = 6.79$ $\therefore$ 可在此增加 1 级 N 来减小延迟, 但为延时 1.44 倍

$\therefore N = 6$ $f_i = \sqrt[6]{F} = 2.63$ $\therefore$ 接入 5 级反相器

$T_p = 6 \times t_{p0} \times (1 + 2.63) = 6 \times 10 \text{ ps} \times 3.63 = 0.218 \text{ ns}$



7. 求其延迟时间 $t_{pLH} = 0.69\tau$

$$\tau = C_2 R_2 + C_3 R_2 + C_4 R_2 + C_5 R_2 + C_6 (R_2 + R_6) + C_8 (R_2 + R_6) + C_9 (R_2 + R_6 + R_p)$$

再 $\times 0.69$



三、一个 CMOS 反相器的电压传输特性曲线如图 1(a) 所示。电源电压为 2.5V。
 假设该反相器所有输入均为阶跃信号，输入逻辑“0”时和逻辑“1”时的近似静态等效电路分别如图 2(b) 和 (c) 所示，其中充电平均电阻 R_{eq} 为 15kΩ，放电平均电阻 R_{eq} 为 100kΩ，负载电容 C_L 为 6fF ($1fF = 10^{-15}F$)。
 1. 请求出该反相器的 V_M 和 V_{NM} ；(4 分)
 2. 求出该反相器的传播延迟时间 t_p ；(4 分)
 3. 在该反相器输出端由低至高翻转一次的过程中，电荷共需要供给多少库仑？(4 分)
 4. 如果将 5 个这样的反相器接成环，其振荡频率是多少？(4 分)

② $V_{DD} = 2.5V$ (电源电压)

$$V_{NM} = V_{DD} - V_{th} = 2.5V - 0.9V = 1.6V$$

$$V_{M} = V_{DD} - V_{th} = 2.5V - 0.9V = 1.6V$$

$$E = C_L V_{DD}^2 = 6fF \times (2.5V)^2 = 37.5 \times 10^{-15} J$$

$$t_{pHL} = 0.69 \times 15k\Omega \times 6fF = 62.1ns$$

$$t_{pLH} = 0.69 \times 100k\Omega \times 6fF = 416.07ns$$