

Mooc

集成电路实现系统的好处：体积小，重量轻，单位功能制造成本低，性能高，可靠性高，功能更丰富。


集成电路的主要生产阶段分为：圆片制备->前端工艺->后端工艺->划片->封装，其中器件之间的导线连接是在第3步完成的。

NMOS 版图有 N 阱，PMOS 没有

n- p+ PMOS n+ NMOS

N 阱的引出端处需要进行 N 型的重掺杂

下面工艺参数变化会使得 NMOS 硅栅晶体管的阈值电压升高的有：氧化层中的表面电荷（正电荷）减少；在沟道区人工注入 p 型杂质离子使得单位面积的电荷密度升高
增强型 PMOS 晶体管的阈值电压 < 0 ，发生强反型时的 V_{GS} 应该 < 0



I 线性，II 速度饱和，III 饱和

短沟 MOSFET 速度饱和区工作时漏源电流与 $(V_{GS} - V_T)$ 的 1 次方成正比；长沟器件饱和区工作时漏源电流与 $(V_{GS} - V_T)$ 的 2 次方成正比。

寄生电容与沟道宽度 W 成正比的：栅与源漏区的耦合电容；扩散区的底板电容

已知一个 MOS 管的单位面积栅氧化层电容等于 $6 \text{ fF}/\mu\text{m}^2$ ，它的沟道宽度为 $2 \mu\text{m}$ ，有效沟道长度为 $0.25 \mu\text{m}$ ，当它的源漏端和栅极都接地的时候，它的栅极的 MOS 电容（不考虑交叠）等于 3 fF ；当把栅极电压提高到阈值电压以上，栅极的对地电容（不考虑交叠）等于 3 fF ；当把漏极电压提高（ V_{GS} 维持 $> V_T$ ），随着 V_{DS} 增加，栅极的对地电容会减小

下列参数变化会引起 NMOS 晶体管阈值电压降低的是：沟道长度 L 缩短；晶体管的 V_{DS} 增大

一个 PMOS 管的零偏置（ $V_{BS}=0$ ）阈值电压等于 -0.4 V ，体效应系数等于 -0.4 ，计算 $V_{SB} = -2.5 \text{ V}$ ， $2\phi_F = 0.6 \text{ V}$ 时的阈值电压等于 -0.79 V


亚阈值电流的大小和晶体管的过驱动电压 $V_{GS} - V_T$ 成指数关系。



亚阈值漏电流，扩散区 pn 结漏电流，栅极感应漏端漏电

当温度升高时，MOS 管的漏极饱和电流将下降，亚阈值漏电流将上升。

对于一个 CMOS 反相器，增大 PMOS 管和 NMOS 管的沟道宽度之比 (W_p/W_n)，其开关阈值将增大；当 NMOS 管的阈值电压变大，对称反相器所对应的 W_p/W_n 应该减小。
数字集成电路中的噪声来源主要有片内的耦合噪声，和来自片外的电源地噪声，前者与信号摆幅成正比，后者与信号摆幅无关。



电源电压低于 MOS 管的阈值电压后逻辑门可以正常工作

可靠工作的反相器的 VTC 曲线按照导数可以分为三个区间，从左到右依次是导数 > -1 ，导数 < -1 ，导数 > -1 ，它们之间的分界点对应反相器的最低输入高电平和最高输入低电平。

$A=1, B=0$ 时，NOR 门输出低电平，因此影响电路稳定性的噪声是引起输出向 1 翻转的噪声，即电路的高电平噪声容限；由于当前情形只要 A 由 1 变为 0，电路就会翻转（ B 由 0 变 1 不会改变电路输出），即 A 是当前的关键信号，所以电路状态对 A 的噪声敏感；综上所述，影响电路稳定性的噪声容限是 A 的高电平噪声容限。

考虑体效应影响后， B 连接的 PMOS 管的阈值电压比 A 控制的 PMOS 管低（绝对值更大），所以 B 管导通需要的输入电压更低，因此 B 变化对应的开关阈值电压更低。

一个 CMOS 反相器的假设该反相器输出端翻转时的充电电阻和放电电阻是恒定的，充电电阻为 $108.5 \text{ k}\Omega$ ，放电电阻为 $13 \text{ k}\Omega$ ，其驱动负载电容为 6 fF ，求它的传播延时等于 251.5 ps

一个 CMOS 反相器它所驱动的外部负载电容远大于它自身的寄生电容（即不考虑反相器自身的寄生负载电容），当维持两个晶体管的沟道长度不变，把它们的沟道宽度 (W 值) 同时放大 2 倍，那么它的传播延时将近似缩小 2 倍

一个 CMOS 反相器它所驱动的外部负载电容远小于它自身的寄生电容（即只考虑反相器自身的寄生负载电容），当维持两个晶体管的沟道长度不变，把它们的沟道宽度 (W 值) 同时放大 2 倍，那么它的传播延时将近似不变，
CMOS 反相器的传播延时随着电源电压升高而变低
大扇入或非门的最大传播延时与它的扇入成平方关系
真实逻辑门的延时与输入信号的翻转时间有关，与逻辑门的负载电容成非线性关系

尺寸系数不影响本征延时


逻辑门的努力延时随着门的尺寸系数增大而减小

逻辑努力只与逻辑门结构有关


通过复制电路的方式把关键路径上的分支结构去掉是一种能够缩短关键路径延时的优化技术

一条组合逻辑路径，调整各级门的尺寸系数使得路径延时最短时对应的条件每级门的门努力都相等


对于存在多管堆叠结构的大扇入逻辑门，应该把关键输入信号（最晚到达的信号）连接到内侧的晶体管上
组合逻辑路径存在分支时会使得路径的延时增大



(a)



(b)



(c)

(a) 的路径逻辑努力 $G=8/3$ ，总的本征延时 $P=6+1$ ，当 $F=1$ 时，它的延时 $D=P+2\sqrt{GF}=10.3$ ；(b) 的 $G=5/3 \times 5/3$ ，总的本征延时 $P=3+2$ ，当 $F=1$ 时，它的延时 $D=5+2\sqrt{(5/3 \times 5/3)}=8.3$ ；(c) 类似地，可求得 $D=11.8$ 。

芯片的功耗会影响下列哪些系统指标：待机时间，散热成本，可靠性

一个逻辑门输出从低电平向高电平翻转的过程中存在电容充电功耗和直流通路引起的功耗，从高电平向低电平翻转的过程中存在直流通路引起的功耗

一个数字电路的平均功耗和下列哪些量成正比：开关活性，工作频率，电路的寄生电容

不是所有逻辑门的输入信号翻转速度比输出信号快

避免组合逻辑的动态冒险有利于降低电路的功耗

一个输入为 0 的 CMOS 反相器的 PMOS 管存在哪些会引起静态功耗的漏电流：栅氧化层隧穿电流

一个大扇入 NAND 门的静态功耗随着等于 0 的输入信号的数量增加而减小

当一个逻辑门的电容以外部负载电容为主时，把它的尺寸放大 2 倍，以减小传播延时，它的平均功耗将变为原来的 2 倍，一次翻转的能量消耗将是原来的 1 倍

当一个电路的静态功耗不可忽略时，关于使它一次翻转消耗的总能量最小的电源电压的表述正确的是：能耗与 VDD 不是单调关系，存在一个最优的电源电压；过低的 VDD 会引起静态能耗增加；最优的 VDD 通常小于晶体管的阈值电压

两级反相器，已知 C_{ext} 与 C_{g1} 的比值等于 4 时，如果对给定的第二级反相器的尺寸系数 f ，通过调节电源电压使得电路的总延时不大于额定电压和 $f=1$ 时的延时的情况下，能耗最低，那么 $f=1.2$ 和 $f=1.4$ 两种情况下对应的最优能耗哪个更小？ $f=1.4$

集成电路的互连线存在的寄生电容主要有对地电容和线间电容两种

下列因素会影响一条导线的总的寄生电容的有：绝缘层厚度；导线宽度；导线之间线间距；金属层厚度

数字集成电路中的寄生电感的影响主要考虑电源、地线上的寄生

一条集成电路导线，当把它的宽度和长度同时扩大 2 倍它的总的寄生电阻不变

当导线延时超过逻辑门延时，信号翻转时间也比导线延时长，应该采用下面哪种延时模型，分布 rc 模型

信号经过长导线的传播延时和导线长度的 2 次方成正比
通过对一条长导线插入中继器可以使得它的传播延时变成与导线长度的 1 次方成正比

下列情形中会使得存在电容串扰时受害信号线受到更大干扰的是：耦合电容更大；干扰信号摆幅大；干扰信号翻转速度快

串扰对于数字电路来讲最大的危害是引起了信号延时的大幅波动，增加了电路延时的不确定性。

IR drop 它会引起电路电源电压的波动

$L di/dt$ 效应不是主要由各个引脚的封装引线上的寄生电感引起

在高速芯片设计中往往会加大时钟信号线和周围导线之间的间距，以减小由于串扰造成的时钟信号抖动


芯片中通常把电源线和地线布线成纵横交错的网格状，以降低 IR drop，其原理是可以减小各处电路的电源/地线上的寄生电阻

增加去耦电容可以抑制 $L di/dt$ 效应，那么芯片内部去耦电容正确的放置方式是：靠近大的驱动器的地方应该放置去耦电容；电源线下应该放置去耦电容


随着工艺特征尺寸缩小芯片中的互连线的延时也在不断增加

对一个有 6 层金属的集成电路工艺，在芯片设计时应该选用 M5 和 M6 作为全局连线

1. 写出下图所示的上升沿寄存器中传输门的CLK和, 以及建立时间, 保持时间和传输时间



2. 考虑如图2所示电路。NMOS 管属长沟器件, $k' = 20 \mu A/V^2$, $W/L = 10/2$, $V_{T0} = 0.6V$, 衬偏系数 $\gamma = 0.5$, $|\Phi_F| = 0.3V$, 可忽略沟道调制效应 (即 $\lambda = 0$)。在 $t=0$ 时刻 V_{in} 处的电压由 $0V$ 跳变至 V_{DD} ($V_{DD} = 3V$), 此时 $V_{out}(t=0) = 0V$, $V_M(t=0) = 0V$ 。
- (1) 简述M点的电容都由哪些部分构成, 是什么原因导致的这些电容。
 - (2) 请求解 $V_M(t=\infty)$, $V_{out}(t=\infty)$ 。
 - (3) 请计算在输出端达到 $V_{out}(t=\infty)$ 的过程中, 负载电容 C_L 存储了多少能量? 电源消耗了多少能量? M1管消耗了多少能量?



$$t_{rise} = 3t_{p,inv} + t_{p,x} \quad \text{假设反相器 } t_{p,inv} \text{ 为 } t_{p,inv}, t_{p,x} \text{ 为 } t_{p,x}$$

$$t_{hold} = 0 \quad t_{ch-g} = t_{p,inv} + t_{p,x}$$

2. (1) M点电容: $C_{gs1}, C_{gs2}, C_{gd1}, C_{gd2}, C_{gb1}, C_{gb2}$
 栅源电容, 栅漏电容, 栅底电容, 漏源电容, 漏底电容

$$V_M(t=0) = V_{DD} - V_{T0} = 3V - 0.6V = 2.4V$$


$$V_M = 3V - [0.6V + 0.5(\sqrt{0.6V + V_M} - \sqrt{0.6V})] \quad V_M = 1.984V$$

$$V_{out}(t=\infty) = V_M - V_{T0} = 1.984V - 0.6V = 1.384V \quad V_{out} = 1.384V$$

$$E = \int_0^{t_{out}} V_{out} \cdot C_L \cdot \frac{dV_{out}}{dt} dt = \int_0^{t_{out}} C_L V_{out} dV_{out} = \frac{1}{2} C_L V_{out}^2 = \frac{1}{2} \times 10 \times 1.384^2 = 0.96 J$$

$$E = \int_0^{t_{out}} V_{in} \cdot i_{ds1} dt = \int_0^{t_{out}} V_{DD} \cdot \frac{1}{2} k' \frac{W}{L} (V_{DD} - V_{M1})^2 dt$$

3. MOS 速度饱和原因: (随着沟道长度减小, 电场力增大, 当 $V_{DS} = V_{DSAT}$ 时, 由于散射原因, 载流子速度不再随 V_{DS} 而增加)



短沟器件饱和, 是速度饱和, 不是

$$NMOS \text{ 饱和区: } V_{DS} > V_{in} \quad V_{DS} - V_{DS} < V_{T0} \quad V_{DS} < V_{DSAT} \quad \therefore \text{当 } V_{DS} < V_{DSAT} \text{ 时, 仍为线性, 未进入饱和}$$


4. 为什么在亚阈值区, 为什么? 对电路性能有何影响?

$$F = \overline{A + B + C} = \overline{A} \cdot \overline{B + C} = \overline{A} \cdot (\overline{B} \cdot \overline{C}) = \overline{A} \cdot \overline{B} \cdot \overline{C}$$

3. 用互补CMOS门电路实现逻辑, 并给出与反相器比例相同的 (2:1) 的各管子的尺寸。计算每个输入端的逻辑努力。计算归一化本征延时。用动态逻辑实现上述逻辑, 并简述工作原理。


5.

$$\overline{F} = \overline{A + B + C + D} = \overline{A} \cdot \overline{B + C} \cdot \overline{D} \quad \therefore F = \overline{A \cdot (B + C) \cdot D}$$



$$g_A = \frac{5}{3} \quad g_B = \frac{7}{3} \quad g_C = \frac{7}{3} \quad g_D = \frac{5}{3}$$

$$P = \frac{2+4+2+1}{3} = \frac{11}{3}$$



上管 具体如下图

b. $C_i = 10 \text{ fF}$ $C_o = 60 \text{ pF}$ $T = \frac{60 \times 10^{-12}}{10 \times 10^{-15}} = 6000$

(1) $f_i = \sqrt[3]{F} = 18.17$ $S_2 = 18.17$ $S_3 = 330.15$


$T_p = \sum_{i=1}^3 t_{p0}(1 + \frac{f_i}{f}) = 3 \times 10 \text{ ps} \times (1 + 18.17) = 0.575 \text{ ns}$

则若级数 N 不固定 $\ln F = \ln f$ $T_p = \frac{\ln F}{\ln f} t_{p0}(1 + \frac{f}{f})$ $\frac{\partial T_p}{\partial f} = 0$ $f = e^{1+r/f}$ $\frac{\partial}{\partial f} = 1$ $f = 2.6$

此时 $N = \frac{8.7}{2.6} = 6.79$ $\therefore$ 可在此增加 1 级 N 来减小延迟, 但为延时 1.44 倍

$\therefore N = 6$ $f_i = \sqrt[6]{F} = 2.63$ $\therefore$ 接入 5 级反相器

$T_p = 6 \times t_{p0} \times (1 + 2.63) = 6 \times 10 \text{ ps} \times 3.63 = 0.218 \text{ ns}$



7. 求其延迟时间 $t_{PLH} = 0.69\tau$

$$\tau = C_2 R_2 + C_3 R_2 + C_4 R_2 + C_5 R_2 + C_6 (R_2 + R_6) + C_8 (R_2 + R_6) + C_9 (R_2 + R_6 + R_p)$$

再 $\times 0.69$



三、一个 CMOS 反相器的电压传输特性曲线如图 1(a) 所示。电源电压为 2.5V。
 假设该反相器所有输入均为阶跃信号，输入逻辑“0”时和逻辑“1”时的近似静态等效电路分别如图 2(b) 和 (c) 所示，其中充电平均电阻 R_{eq} 为 15kΩ，放电平均电阻 R_{eq} 为 100kΩ，负载电容 C_L 为 6fF ($1\text{fF} = 10^{-15}\text{F}$)。

1. 请求出该反相器的 V_M 和 V_{OH} ；(4 分)

2. 请求出该反相器的 t_p ；(4 分)

3. 在该反相器输出端由低至高翻转一次的过程中，电荷共需要供给多少库仑？(4 分)

4. 如果将 5 个这样的反相器接成环，其振荡频率是多少？(4 分)

2. $V_{OH} = 2.5\text{V}$ (电源电压)

$V_M = V_{OH} - V_{OL} = 2.5\text{V} - 0.9\text{V} = 1.6\text{V}$

$V_{OL} = V_{OH} - V_{OL} = 2.5\text{V} - 1.6\text{V} = 0.9\text{V}$

$E = C_L V_{OH}^2 = 6\text{fF} \times (2.5\text{V})^2 = 37.5 \times 10^{-15}\text{J}$

$t_{PHL} = 0.69 \times 15\text{k}\Omega \times 6\text{fF} = 62.1\text{ns}$

$t_{PLH} = 0.69 \times 100\text{k}\Omega \times 6\text{fF} = 416.07\text{ns}$

下列关于基于FPGA的集成电路实现方式的论述正确的是__

- ☒ A FPGA节省了芯片加工的时间，具有开发时间短的优点
- ☐ B 对于用量非常大、能量效率要求高的芯片，采用FPGA的方式实现更合适
- ☐ C FPGA实现的系统芯片不能运行软件、只能实现硬件逻辑
- ☒ D FPGA实现的电路的性能比基于标准单元的方式的ASIC低

2.多选题 (5分)

减小信号摆幅会有下面的哪些影响__

- ☐ A 缩短逻辑门延时
- ☒ B 降低电路功耗
- ☐ C 电路噪声变小，电路工作的鲁棒性提高
- ☒ D 逻辑门延时对工艺扰动的敏感程度增加

3.单选题 (4分)

一个5级相同反相器组成的逻辑路径，每级反相器的 $(W/L)_n=1$, $(W/L)_p=2$ ，已知工艺因素引起的 $W/L=1$ 的MOS管导通电流随机扰动是5%，那么该路径总延时的扰动__

- ☐ A $>5\%$
- ☐ B $=5\%$
- ☐ C 在 $\sqrt{5}\%$ 和 5% 之间
- ☒ D $< \sqrt{5}\%$

4.单选题 (4分)

当一个逻辑功能可以以NAND门为主实现也可以以NOR门为主实现时，我们应该选择以__为主的方案。

- ☒ A NAND门
- ☐ B NOR门

5. 填空题 (15分)

7nm工艺是一种FinFET工艺，已知该工艺下鳍片高度等于50nm，鳍片宽度等于7nm，则只有一个鳍的MOS管的沟道宽度等于 107 nm。如果对称反相器采用 $W_p:W_n=1:1$ 的比例，那么一个最小尺寸的对称2输入与非门的NMOS管应该有 2 个鳍，PMOS管应该有 1 个鳍。（只填写阿拉伯数字，如果有小数位，最多保留1位）

6. 单选题 (4分)

一个0输入的CMOS反相器，其中的PMOS管__ (有/无)栅氧化层隧穿漏电流。

- ☒ A 有
- ☐ B 无

7. 多选题 (5分)

下列关于亚阈值逻辑（电源电压低于MOSFET阈值电压的电路）的表述中正确的是__

- ☒ A 因为过驱动电压小，所以延时扰动非常严重。
- ☐ B 因为逻辑门翻转速度很慢，所以逻辑门短路电流功耗占总功耗的比重较高。
- ☒ C 由于电源电压降低，噪声容限也变得很小，因此信号完整性变差。
- ☐ D 它在高温下驱动电流更大，所以随着温度升高，电路延时变短。

8. 填空题 (15分)

分析一个电路的功耗指标是否能够满足设计要求，请选择正确的设计边界：NMOS和PMOS工艺角选 FF (SS/FF/SF/FS/TT)，电源电压选 1.1V (1.1V/1.0V/0.9V)，温度选 125°C (125°C/25°C/0°C)。[答题说明：请从每个空后面的括号中的选项里选择一个填入空中。]

一个衬底、源端、漏端都接地的增强型NMOS管（阈值电压 $V_T>0$ ），下列几种栅极电压 V_{GS} 取值情况中哪个情况栅极的总电容最小？

- ☐ A $V_{GS}=0$
- ☒ B $V_{GS}=V_T$
- ☐ C $V_{GS}=V_{DD}$
- ☐ D $V_{GS}=V_{DSAT}$ (速度饱和电压)

10. 单选题 (4分)

MOS管速度饱和时的漏-源电流与 V_{GS} 近似成__次方关系

- ☒ A 1
- ☐ B 2
- ☐ C 3
- ☐ D 无关

下列做法有利于延长芯片使用寿命的有：_____


- ☐ A 增大逻辑门的噪声容限
- ☒ B 减小电源噪声
- ☒ C 增加栅氧化层厚度
- ☒ D 降低电源电压
- ☐ E 采用特征尺寸更小的先进工艺

13.单选题 (4分)


无线传感器网络节点是一种典型的低占空比应用——工作时间远小于空闲时间，无线传感器网络节点处理器芯片应该选择下列哪种工艺_____

- ☐ A 标准工艺
- ☐ B 高性能（HS）工艺
- ☐ C 低压(LV)工艺
- ☒ D 低漏电(LL)工艺


HW1 $F = \overline{A + B\overline{C} + D}$
 $= \overline{A \cdot (\overline{B\overline{C}}) \cdot D}$
 $= \overline{A(B+C)D}$



$F = A \oplus B$
 $= A\overline{B} + B\overline{A}$
 $= \overline{(A\overline{B})(B\overline{A})}$
 $= \overline{(A+B)(\overline{B}+\overline{A})}$
 $= \overline{A\overline{B} + B\overline{A}}$



(二) 如图所示电路, 已知 M1 的 $V_{th0}=0.43V$, $V_{DSAT}=0.63V$, $K'=115 \times 10^6 A/V^2$, 沟道尺寸如图所示, 单位沟道宽度的覆盖电容 $C_{gs0}=C_{gdo}=0.31fF/\mu m$, 单位面积的氧化层电容 $C_{ox}=6 fF/\mu m^2$.



- 1) 请计算 (忽略体效应和沟道长度调制效应): $V_{in}=2.5V$ 时 V_{out} 的稳态电压(记为 V_{o1})是多少? M1 管处在什么工作区?
- 2) 如果 V_{in} 从 $0V$ 上升到 $2.5V$, 而 V_{out} 的初始电压等于 $2.5V$, 那么从 In 端变化开始到 V_{out} 达到稳态这个过程中由 In 端注入的总净电荷量等于多少?

1) $V_{in}=2.5V$ M1, $V_{gs}=2.5V$ $V_{ds}=V_{out}$

若 $V_{gs}-V_t > V_{ds}$

$$\begin{cases} V_{DD} - I_D R = V_{DS} \\ I_D = k'_n \frac{W}{L} \left[V_{gt} V_{ds} - \frac{V_{ds}^2}{2} \right] \end{cases}$$

$$\Rightarrow \frac{V_{DD} - V_{DS}}{R} = k'_n \frac{W}{L} V_{gt} V_{ds} - k'_n \frac{W}{L} \frac{1}{2} V_{ds}^2$$

$$\Rightarrow \frac{1}{2} k'_n \frac{W}{L} V_{ds}^2 + (k'_n \frac{W}{L} V_{gt} - \frac{1}{R}) V_{ds} + \frac{V_{DD}}{R} = 0$$

$$\Rightarrow V_{DS} = 0.31V$$

2) $Q = CV$ 逐段讨论 C 情况 $C = C_{ox} + C_{gs} + C_{ds}$

① $V_{in} < V_t$ $C_1 = C_{ox} + C_{gs} + C_{ds} = 6 \times 0.25 \times 1 + 0.31 \times 1 \times 2 = 2.12 fF$ $V < 0.4V$

② $V_{in} > V_t$ $V_{in} - V_t < V_{DSAT}$ $C_2 = \frac{2}{3} C_{ox} + C_{gs} + C_{ds} = 1.62 fF$ $0.4V < V < 1.06V$

③ $V_{in} - V_t > V_{DSAT}$ $C_3 = C_{ox} + C_{gs} + C_{ds} = 2.12 fF$ $1.06V < V \leq 2.5V$

$\therefore Q = \int_0^{V_{DD}} C dV = 2.12 \times (0.4) + 2.5 - 1.06 + 1.62 \times (1.06 - 0.4) = 4.985 fC$

(三) 一个 CMOS 反相器, 已知 NMOS 管的 $W/L=0.1\mu/0.065\mu$, 阈值电压等于 $0.4V$, $W/L=1$ 的 NMOS 管 V_{gs} 等于阈值电压时的漏源电流等于 $100nA$; PMOS 管的 $W/L=0.2\mu/0.065\mu$, 阈值电压等于 $-0.4V$, $W/L=1$ 的 PMOS 管 V_{gs} 等于阈值电压时的漏源电流等于 $50nA$; NMOS 管和 PMOS 管的亚阈值耦合系数都是 $n=1.4$. 电源电压等于 $1V$, 当输入电压稳定为 $0V$ 时, 请计算此稳态条件下室温下的电源电流 (仅考虑亚阈值漏电流)。当工艺改变, 使 n 变成 1.3 (其它参数不变), 静态电源电流会如何变化?

$kT/q = 25.85m$


$$I_D = I_0 e^{\frac{V_{gs}-V_t}{nK_T/q}} (1 - e^{-\frac{V_{ds}}{K_T/q}})$$

 for N $V_{gs}=0.4V$ $V_{ds}=0V$ $I_0 = I_0 = 100nA$
 for P $V_{gs}=-0.4V$ $V_{ds}=0V$ $I_0 = I_0 = 50nA$

for $\frac{W}{L} = \frac{0.1}{0.065}$ $I_{n0} = 100n \cdot \frac{0.1}{0.065} = 153.85nA$ $I_{p0} = 50n \cdot \frac{0.2}{0.065} = 153.85nA = I_{n0}$
 $\therefore V_{in}=0V$ PMOS 导通 PMOS $V_{gs}=0V$ $I_D = I_{p0} e^{\frac{0-V_t}{nK_T/q}} = 153.85n e^{\frac{-0.4}{1.4 \times 25.85m}} = 2.6 fA$
 $n=1.3$ $I_D = 153.85 \exp(-0.4 / (1.3 \times 25.85m)) \approx 0.0011nA < 0.0016nA$ $\therefore$ 变小

I. Please draw the transistor level circuit of the compounded static complementary gate that implements the function $F = \overline{A + BC + D}$ and annotate the scale of the transistors. And then, please calculate the logic effort for each input and the normalized intrinsic delay of the gate.

$$F = \overline{A + BC + D} = \overline{A + (B+C)D}$$



Scale: NMOS $M_A = M_B = M_C = M_D = M_E = 3$


PMOS $M_A = M_B = 2$ $M_C = M_D = 4$

$g_A = 5/3$ $g_B = 7/3 = g_C$ $g_D = 5/3$

$P = (4+3+2+2)/3 = 11/3$

$d = P + \frac{g_f}{f}$

II. The following figure is the schematic of a kind of low-swing bus driver. Known that: for the NMOS FETs $V_T = 0.43V$, $V_{DSAT} = 0.63V$, $k' = 115 \times 10^{-4} A/V^2$; the channel sizes of all transistors are as shown; the input swing is 2.5V, the supply voltage of the driver is 0.5V, the total load capacitance is 1pF, please calculate the rise propagation delay and the fall propagation delay of it. (Ignore the body effect and the channel length modulation effect and Calculate equivalent driving resistance of the gate as the average of the value of it at the initial and the end final states.) (Note: the two transistors are both NMOSFET!)



考虑 $t_p = 0.69 R_{eq} C_L$ 其中 $R_{eq} = \frac{1}{2} (R_{on初} + R_{on末})$

∴ 分别计算初末态 R_{on} 即可

由于 $V_{ds} \leq V_{DD} < V_{DSAT}$ 如果 MOS 导通则 必在线性区

① 初态 $V_{in} = 2.5V$ 对 M_1 $V_{DS} = 0.5V$ $V_{GS} < V_{gs}$ $V_{DS} < V_{DSAT}$

线性区 $R_{on1} = \frac{V_{DS}}{k'E(V_{GS} - V_T)V_{DS}} = 1.194 k\Omega$

② 末态 $V_{in} = 2.5V$ 对 M_1 $V_{DS} = \frac{1}{2} \cdot 0.5V$ (两管线性区, 平均电压)


∴ $V_{DS} = 0.25V$ $V_{GS} = 2.5 - 0.25V = 2.25V$ $R_{on2} = 1.289 k\Omega$

最后用 $t_p = \frac{1}{2} (R_{on1} + R_{on2}) C_L = 0.86 ns$

fall 初态 $V_{in} = 0V$ $V_{GS} = 2.5V$ $V_{DS} = 0.5V$ 末 $V_{in} = 0V$ $V_{GS} = 2.5V$ $V_{DS} = 0.25V$

一、一个 3 输入 NAND 门驱动一个电容, 等效扇出为 48, 已知自载系数为 1, 要对该电路进行延时优化。

(1) 请计算说明应该插入几级反器



(2) 如果第一级门的尺寸系数为 1, 请给出最小延时时所对应的各级逻辑门的尺寸系数; 计算对应的最短归一化路径延时。

(2) $h = \sqrt[3]{F} = \sqrt[3]{48} \approx 4.109$

II $S_2 = g_1 f_1 / g_2 \cdot f_1 = g_1 f_1 = h = 4.109$

III $S_3 = \frac{g_2 f_2}{g_3} \cdot f_1 f_2 = g_1 f_1 \cdot \frac{1}{h^2} = h^2 = 18.56$

$D = NH^{\frac{1}{2}} + N - n_i + P = 3\sqrt[3]{48} + 3 - 1 + 1/3 = 17.92$


$F = 48$ $r = 1$

$P = 1/3$


3-NAND $g = 3 + 2/3 = 5/3$ ∴ $GF = H = g$

$N = \lg_4 H = \lg_4 80 = 3.16$

$n_{inv} = N - 1 \Rightarrow 2$ 插 2 级



二、考察一个输入为 0 的静态 CMOS 反相器, 请列出造成其静态功耗的漏电流分量和其对应的物理效应名称。



- 1 nmos 亚阈值漏电
- 2 nmos GIDL+漏区 PN 结 BTBT 漏电
- 3 PMOS 栅氧隧穿漏电

综合一个由随机逻辑构成的芯片, 逻辑的平均活动因子为 0.1。

采用平均等效翻转电容为 450pF/mm² 的标准单元工艺。如果你的芯片的面积为 70mm², 在 $V_{DD} = 0.9V$ 下的运行频率为 450MHz,


试估算它的动态功耗。

$$P_{dy} = C_L S V_{DD}^2 f \approx 0.1$$

$$= 450p \cdot 70 \cdot 0.1^2 \cdot 450M \cdot 0.1$$

$$= 1.15 W$$

四、 下图的组合逻辑电路的所有输入端的信号同时到达，假设为了在不损失性能的前提下降低静态功耗，我们采用多阈值电压工艺的标准单元库来实现，即库中除了常规器件构成的逻辑门，还提供了高阈值电压器件构成的逻辑门单元。那么下面各个逻辑门中哪几个单元可以考虑采用高阈值电压器件单元？请说明理由。



想在不损失性能前提下降低静态功耗

① 依找出关键路径

② 延迟随 V_T 上升而增大

静态功耗随 V_T 上升而减小

③ 关键路径上单元不变，而非关键路径

应使用高阈值单元

$\therefore V_T \uparrow \begin{matrix} t_p \uparrow \\ \text{Power} \downarrow \end{matrix} \Rightarrow \begin{matrix} \text{关键路径不变性能不变 } t_p \\ \text{非关键路径 power} \downarrow \end{matrix}$

路径与旁 ① A G₁ G₃ Z ② A I₂ G₂ G₃ Z ③ B I₁ G₁ G₃ Z ④ B G₂ G₃ Z ⑤ C G₂ G₃ Z

$\therefore$ ① $t_{a1} + t_{a3}$ ② $t_{i2} + t_{g2} + t_{g3}$ ③ $t_{i1} + t_{g1} + t_{g3}$ ④ $t_{g1} + t_{g3}$ ⑤ $t_{g2} + t_{g3}$

其中 $t_{g2} > t_{a1} = t_{a3} > t_{i1} = t_{i2}$ $\therefore$ ② 是关键路径

$\therefore$ I₂. G₂. G₃ 不可用, I₁. G₁ 可用

易错题型讲解 (1.2)

图二中假设所有NMOS器件的衬底均接地，电源电压为2.5V。设输入 IN 的摆幅为 0V 至 2.5V，NMOS管的 $V_{T0} = 0.54V$ ， $|\Phi_F| = 0.32V$ 。考虑静态情形，并忽略寄生电容。

- (1) 设衬偏系数 $\gamma=0$ ，晶体管M2工作在什么模式（线性？饱和？截止？）
- (2) 设衬偏系数 $\gamma=0$ ，当 $IN = 0V$ 时， $OUT = ?$
- (3) 设衬偏系数 $\gamma=0.5$ ，求节点X处的电压。

解：

$$V_{dd}=2.5V$$

$$(1) \quad \gamma = 0 \text{ 时}, \quad V_T = V_{T0} = 0.54V, \quad V_X = V_{DD} - V_T = 1.96V;$$

$$V_{GS} = V_X - V_{OUT} \geq V_T, \quad V_{GD} = V_X - V_{DD} < 0 < V_T, \quad \text{所以M2管处于饱和区}$$


$$(2) \quad \gamma = 0 \text{ 时}, \quad V_{in} = 0V \text{ 时}, \quad V_{out} = V_X - V_T = 1.96 - 0.54 = 1.42V$$

$$(3) \quad \gamma = 0.5 \text{ 时},$$

$$V_T = V_{T0} + \gamma \left(\sqrt{-2\phi_f + V_{SB}} - \sqrt{-2\phi_f} \right) = 0.54 + 0.5 \left(\sqrt{0.64 + V_X} - 0.8 \right)$$

$$V_X = V_{DD} - V_T = 2.5 - 0.54 - 0.5 \left(\sqrt{0.64 + V_X} - 0.8 \right)$$

$$\text{解得: } V_X = 1.61V$$




易错题型讲解 (1.3)

如图三所示电路，已知M1的 $V_{T0}=0.43V$ ， $V_{DSAT}=0.63V$ ， $k'=115 \times 10^{-6}A/V^2$ ，沟道尺寸如图三所示，单位沟道长度的覆盖电容 $C_{gso}=C_{gdo}=0.31fF/\mu m$ ，单位面积的氧化层电容 $C_{ox}=6 fF/\mu m^2$ 。请计算（忽略体效应和沟道长度调制效应）：

1. 当 $V_{in} = 2.5 V$ 时 V_{out} 的稳态电压(记为 V_{OL})是多少？M1管处在什么工作区？
2. 如果 V_{in} 从 $0V$ 上升到 $2.5 V$ ，而 V_{out} 的初始电压等于 $2.5V$ ，那么从 In 端变化开始到 V_{out} 达到稳态这个过程中由 In 端注入的总净电荷量等于多少？

1: 假设 $V_{OL} < V_{DSAT}$ ，则M1处于线性工作区，则有方程：

$$\begin{cases} I_{ds} = k' \frac{W}{L} [(2.5 - V_{T0})V_{OL} - \frac{1}{2}V_{OL}^2] \\ I_{ds}R + V_{OL} = V_{DD} \end{cases}$$



易错题型讲解 (1.3)

2. 首先计算初始条件下的In端电荷:

$V_{in}=0V$, $V_{out}=2.5V$, M1截止

$$Q1=C_{gd}(V_{in}-V_{out})=(C_{gdo}*W)(0-2.5V)=-2.65fC;$$


再计算稳定状态的IN端电荷:

$V_{in}=2.5V$, $V_{out}=VOL$, M1在线性区

$$Q2=C_{gs}*V_{in}+C_{gd}(V_{in}-V_{out})$$


$$=(C_{ox}WL/2+C_{gso}*W) *2.5V+(C_{ox}WL/2+C_{gdo}*W)(2.5V-0.33V)$$

$$\approx 4.97fC$$



易错题型讲解 (2.3)

下图所示电路是一个低摆幅总线的驱动器，已知NMOS的 $V_T=0.43\text{V}$ ， $V_{DSAT}=0.63\text{V}$ ， $k'=115\times 10^{-6}\text{A/V}^2$ ，沟道尺寸如图所示，输入信号摆幅等于 2.5V ，驱动器电源电压是 0.5V ，总负载电容为 1pF ，请计算驱动器的上传传播延时和下降传播延时（忽略体效应和沟道长度调制效应，晶体管等效导通电阻取初态值和末态值的平均值）



易错题型讲解（2.3）

由于 $V_{ds} \leq V_{dd} = 0.5V < V_{dsat}$, 所以两个晶体管导通时总是处在线性区。
上升时, V_{out} 由0上升到 $V_{dd}/2$


$$I = k' \frac{W}{L} \left((V_{gs} - V_t) V_{ds} - \frac{V_{ds}^2}{2} \right) \Rightarrow R_{eq} = \frac{V_{ds}}{I} = \frac{V_{ds}}{k' \frac{W}{L} \left((V_{gs} - V_t) V_{ds} - \frac{V_{ds}^2}{2} \right)} = \frac{1}{k' \frac{W}{L} \left((V_{gs} - V_t) - \frac{V_{ds}}{2} \right)}$$

$$R_{eq} = \frac{1}{k' \frac{W}{L} \left((V_{sw} - V_{out} - V_t) - \frac{V_{dd} - V_{out}}{2} \right)}$$

$$\therefore R_{eq|_{h}} = \frac{1}{2} \left[\frac{1}{k' \frac{W}{L} \left((V_{sw} - V_t) - \frac{V_{dd}}{2} \right)} + \frac{1}{k' \frac{W}{L} \left((V_{sw} - V_{dd}/2 - V_t) - \frac{V_{dd}/2}{2} \right)} \right]$$

$$= \frac{1}{2} \left[\frac{(V_{sw} - V_{dd}/2 - V_t) - \frac{V_{dd}}{2}}{(V_{sw} - V_t) - \frac{V_{dd}}{2}} + \frac{(V_{sw} - V_t) - \frac{V_{dd}}{2}}{(V_{sw} - V_{dd}/2 - V_t) - \frac{V_{dd}/2}{2}} \right]$$

$$= \frac{1}{2} \left[\frac{(2V_{sw} - V_{dd}/2 - 2V_t) - \frac{3V_{dd}}{2}}{(V_{sw} - V_t) - \frac{V_{dd}}{2}} + \frac{(2V_{sw} - V_{dd}/2 - 2V_t) - \frac{3V_{dd}}{2}}{(V_{sw} - V_{dd}/2 - V_t) - \frac{V_{dd}}{4}} \right]$$



易错题型讲解（2.3）

下降时，Vout从Vdd到Vdd/2，

$$R_{eq} = \frac{1}{k' \frac{W}{L} \left((V_{sw} - V_t) - \frac{V_{out}}{2} \right)}$$


$$\therefore R_{eqhl} = \frac{1}{2} \left[\frac{1}{k' \frac{W}{L} \left((V_{sw} - V_t) - \frac{V_{dd}}{2} \right)} + \frac{1}{k' \frac{W}{L} \left((V_{sw} - V_t) - \frac{V_{dd}/2}{2} \right)} \right]$$

$$= \frac{1}{2} \left[\frac{(V_{sw} - V_t) - \frac{V_{dd}/2}{2} + (V_{sw} - V_t) - \frac{V_{dd}}{2}}{k' \frac{W}{L} \left((V_{sw} - V_t) - \frac{V_{dd}}{2} \right) \left((V_{sw} - V_t) - \frac{V_{dd}/2}{2} \right)} \right]$$

$$= \frac{1}{2} \left[\frac{(2V_{sw} - 2V_t) - \frac{3V_{dd}/2}{2}}{k' \frac{W}{L} \left((V_{sw} - V_t) - \frac{V_{dd}}{2} \right) \left((V_{sw} - V_t) - \frac{V_{dd}}{4} \right)} \right]$$

$$t_{plh} = 0.69 R_{eqlh} C_L$$

$$t_{phl} = 0.69 R_{eqhl} C_L$$



易错题型讲解 (3.2)

综合一个由随机逻辑构成的芯片，逻辑的平均活动因子为0.1。采用平均等效翻转电容为450pF/mm²的标准单元工艺。如果你的芯片的面积为70mm²，在V_{DD}=0.9V下的运行频率为450MHz，试估算它的动态功耗。

$$P = C_L V_{DD}^2 \alpha f = 450 \times 10^{-12} \times 70 \times 0.9^2 \times 0.1 \times 450 \times 10^6$$

易错题型讲解 (3.3)

1) 先计算各个节点的翻转概率 p_{01} :

由于输入端口的充电是由前级驱动电路的电源提供能量，因此，本级电路功耗分析不考虑原始输入节点（A,B,C）。

$$p_{10-1}=p_{A0-1}=25\%,$$

$$p_{20}=p(A=0)p(B=1)=25\%, \quad p_{20-1}=p_{20}(1-p_{20})=25\%*75\%=3/16$$

$$p_{40}=p(A=1)p(C=1)=25\%, \quad p_{40-1}=p_{40}(1-p_{40})=25\%*75\%=3/16$$

$$p_{31}=p(n2=0)p(n4=0|n2=0)=p_{20}*0=0$$

2)等效电容计算:

$$C_{eff}=p_{10-1}*C_1+p_{20-1}*C_2+p_{40-1}*C_4$$

$$C_1=C_{g2}+C_{int1}$$

$$C_2=C_{int2}+C_{g4}$$

$$C_4=C_{int3}+C_{g4}$$

$$C_{int1}=C_{g1}=C_g;$$

$$C_{int3}=C_{int2}=2C_g;$$

$$C_{g4}=C_g*g_4=(5/3)C_g$$

$$C_{g2}=C_{g1}g_2=(4/3)C_g;$$

$$C_{int2}=p_2*C_{int1}=p_2*C_g=2C_g;$$

