



1. 写出下图所示的上升沿寄存器中传输门的CLK和, 以及建立时间, 保持时间和传输时间



2. 考虑如图2所示电路。NMOS 管属长沟器件, $k' = 20 \mu A/V^2$, $W/L = 10/2$, $V_{T0} = 0.6V$, 衬偏系数 $\gamma = 0.5$, $|\Phi_F| = 0.3V$, 可忽略沟道调制效应 (即 $\lambda = 0$)。在 $t=0$ 时刻 V_{in} 处的电压由 $0V$ 跳变至 V_{DD} ($V_{DD} = 3V$), 此时 $V_{out}(t=0) = 0V$, $V_M(t=0) = 0V$ 。
- (1) 简述M点的电容都由哪些部分构成, 是什么原因导致的这些电容。
 - (2) 请求解 $V_M(t=\infty)$, $V_{out}(t=\infty)$ 。
 - (3) 请计算在输出端达到 $V_{out}(t=\infty)$ 的过程中, 负载电容 C_L 存储了多少能量? 电源消耗了多少能量? M1管消耗了多少能量?



1. $t_{su} = 3t_{p,inv} + t_{p,tx}$ 1 级 D 触发器 $t_{p,inv} = t_{p,inv} + t_{p,inv} + t_{p,inv} + t_{p,inv}$
 $t_{hold} = 0$ $t_{en-q} = t_{p,inv} + t_{p,tx}$

2. 1) M 点电容: $C_{gs1}, C_{gs2}, C_{gd1}, C_{gd2}$
 耦合电容和寄生电容
 耦合电容和寄生电容
 耦合电容和寄生电容

D1
 $V_M(t=\infty) = V_{DD} - V_{M1} = V_{DD} - I_{D1} R_{eq} = V_{DD} - I_{D1} R_{eq} = V_{DD} - I_{D1} R_{eq}$
 $V_M = 3V - I_{D1} R_{eq} = 3V - I_{D1} R_{eq} = 3V - I_{D1} R_{eq}$
 $V_{out}(t=\infty) = V_M - V_{M2} = 1.98V - I_{D2} R_{eq} = 1.98V - I_{D2} R_{eq}$
 $V_{out} = 1.1V$

(b)
 $\bar{E} = \int_0^{V_{DD}} V_{in} \cdot C_L \cdot dV_{in} = \int_0^{V_{DD}} V_{in} \cdot C_L \cdot dV_{in} = \int_0^{V_{DD}} V_{in} \cdot C_L \cdot dV_{in}$
 $\bar{E} = \int_0^{V_{DD}} V_{in} \cdot C_L \cdot dV_{in} = \int_0^{V_{DD}} V_{in} \cdot C_L \cdot dV_{in} = \int_0^{V_{DD}} V_{in} \cdot C_L \cdot dV_{in}$

3. MOS 速度饱和效应: (随着沟道长度 L 减小, 速度饱和效应显著, 当 $V_{DS} > V_{DSAT}$ 时, I_D 不再随 V_{DS} 增加而增加, 速度饱和效应显著)

速度饱和效应: $V_{DS} > V_{DSAT}$ 时, I_D 不再随 V_{DS} 增加而增加, 速度饱和效应显著

速度饱和效应: $V_{DS} > V_{DSAT}$ 时, I_D 不再随 V_{DS} 增加而增加, 速度饱和效应显著


速度饱和效应: $V_{DS} > V_{DSAT}$ 时, I_D 不再随 V_{DS} 增加而增加, 速度饱和效应显著

4. 用 CMOS 门电路实现逻辑, 并给出与反相器比例相同的 (2:1) 的各管子的尺寸。计算每个输入端的逻辑努力。计算归一化本征延时。用动态逻辑实现上述逻辑, 并简述工作原理。

$$F = A + B + C$$


5. 用互补 CMOS 门电路实现逻辑, 并给出与反相器比例相同的 (2:1) 的各管子的尺寸。计算每个输入端的逻辑努力。计算归一化本征延时。用动态逻辑实现上述逻辑, 并简述工作原理。

$$\bar{F} = \overline{A + B + C + D} = A \cdot B \cdot C \cdot D \quad \therefore F = \overline{A \cdot B \cdot C \cdot D}$$



$$g_A = \frac{5}{3} \quad g_B = \frac{7}{3} \quad g_C = \frac{7}{3} \quad g_D = \frac{5}{3}$$

$$P = \frac{2 \times 4 + 2 \times 1}{3} = \frac{11}{3}$$



上管 自体如下图

b. $C_i = 10 \text{ fF}$ $C_o = 60 \text{ pF}$ $f = \frac{60 \times 10^{-12}}{10 \times 10^{-15}} = 6000$

(1) $f_i = \sqrt[3]{f} = 18.17$ $S_1 = 18.17$ $S_2 = 330.15$


$T_P = \sum_{i=1}^2 t_{PO} (1 + \frac{f_i}{f}) = 3 \times 10 \text{ ps} \times (1 + 18.17) = 0.575 \text{ ns}$

则求级数 N 不固定 $S_1 N = \ln f / \ln f_i$ $T_P = \frac{\ln f}{\ln f_i} t_{PO} (1 + \frac{f}{f_i})$ $\frac{dT_P}{df} = 0$ $f = e^{1+r/4}$ $\approx r=1$ $f=2.6$

此时 $N = \frac{8.7}{2.6} = 6.79$ $\therefore$ 可任意增加比特数来减小延迟, 但对延迟时间有要求

$\therefore N=6$ $f_i = \sqrt[6]{f} = 2.63$ $\therefore$ 接入 5 级反相器

$T_P = 6 \times t_{PO} \times (1 + 2.63) = 6 \times 10 \text{ ps} \times 3.63 = 0.218 \text{ ns}$



7. 求其延迟 t_{pLH} $t_{pLH} = 0.092$

$$T = C_2 R_2 + C_3 R_2 + C_4 R_2 + C_5 R_2 + C_6 (R_3 + R_6) + C_8 (R_3 + R_6) + C_9 (R_3 + R_6 + R_p) \\ \times 0.69$$



三、一个 CMOS 反相器的电压传输特性曲线如图 1 (a) 所示。电源电压为 2.5V。
假设该反相器所有输入均为阶跃信号。输入逻辑 '0' 时和逻辑 '1' 时的近似
等效电路分别如图 2 (b) 和 (c) 所示。其中充电平均电阻 R_{eq} 为 $15k\Omega$ ，负载电容 C_L 为 $100fF$ 。
1. 请求出该反相器的 V_M 和 V_{OL} 。(4 分)
2. 求出该反相器的 t_p 。(4 分)
3. 当该反相器输出由低电平翻转到高电平的过程中，电荷 Q 为多少？(4 分)
4. 如果将 n 个这样的反相器接成环，其振荡频率是多少？(6 分)

$$V_{DD} = 2.5V$$

$$V_{OL} = V_{DD} - V_{DS} = 2.5V - 0.9V = 1.6V$$

$$V_{M} = V_{DD} - V_{DS} = 2.5V - 1.4V = 0.9V$$

$$T = C_L \omega^2 = 6fF \times (2.5V)^2 = 37.5 \times 10^{-15} J$$

$$t_{pHL} = 0.69 \times 15k\Omega \times 6fF = 62.1ns$$

$$t_{pLH} = 0.69 \times 100fF \times 6fF = 416.07ns$$

