

下列关于基于FPGA的集成电路实现方式的论述正确的是__

- ☒ A FPGA节省了芯片加工的时间，具有开发时间短的优点
- ☐ B 对于用量非常大、能量效率要求高的芯片，采用FPGA的方式实现更合适
- ☐ C FPGA实现的系统芯片不能运行软件、只能实现硬件逻辑
- ☐ D FPGA实现的电路的性能比基于标准单元的方式的ASIC低

2.多选题 (5分)

减小信号摆幅会有下面的哪些影响__

- ☐ A 缩短逻辑门延时
- ☒ B 降低电路功耗
- ☐ C 电路噪声变小，电路工作的鲁棒性提高
- ☐ D 逻辑门延时对工艺扰动的敏感程度增加

3.单选题 (4分)

一个5级相同反相器组成的逻辑路径，每级反相器的 $(W/L)_n=1$, $(W/L)_p=2$ ，已知工艺因素引起的 $W/L=1$ 的MOS管导通电流随机扰动是5%，那么该路径总延时的扰动__

- ☐ A $>5\%$
- ☐ B $=5\%$
- ☐ C 在 $\sqrt{5}\%$ 和 5% 之间
- ☒ D $< \sqrt{5}\%$

4.单选题 (4分)

当一个逻辑功能可以以NAND门为主实现也可以以NOR门为主实现时，我们应该选择以__为主的方案。

- ☒ A NAND门
- ☐ B NOR门

5. 填空题 (15分)

7nm工艺是一种FinFET工艺，已知该工艺下鳍片高度等于50nm，鳍片宽度等于7nm，则只有一个鳍的MOS管的沟道宽度等于 107 nm。如果对称反相器采用 $W_p: W_n=1:1$ 的比例，那么一个最小尺寸的对称2输入与非门的NMOS管应该有 2 个鳍，PMOS管应该有 1 个鳍。（只填写阿拉伯数字，如果有小数位，最多保留1位）

6. 单选题 (4分)

一个0输入的CMOS反相器，其中的PMOS管__ (有/无)栅氧化层隧穿漏电流。

- ☒ A 有
- ☐ B 无

7. 多选题 (5分)

下列关于亚阈值逻辑（电源电压低于MOSFET阈值电压的电路）的表述中正确的是__

- ☒ A 因为过驱动电压小，所以延时扰动非常严重。
- ☐ B 因为逻辑门翻转速度很慢，所以逻辑门短路电流功耗占总功耗的比重较高。
- ☒ C 由于电源电压降低，噪声容限也变得很小，因此信号完整性变差。
- ☐ D 它在高温下驱动电流更大，所以随着温度升高，电路延时变短。

8. 填空题 (15分)

分析一个电路的功耗指标是否能够满足设计要求，请选择正确的设计边界：NMOS和PMOS工艺角选 FF (SS/FF/SF/FS/TT)，电源电压选 1.1V (1.1V/1.0V/0.9V)，温度选 125°C (125°C/25°C/0°C)。[答题说明：请从每个空后面的括号中的选项里选择一个填入空中。]

一个衬底、源端、漏端都接地的增强型NMOS管（阈值电压 $V_T > 0$ ），下列几种栅极电压 V_{GS} 取值情况中哪个情况栅极的总电容最小？

- ☐ A $V_{GS}=0$
- ☒ B $V_{GS}=V_T$
- ☐ C $V_{GS}=V_{DD}$
- ☐ D $V_{GS}=V_{DSAT}$ (速度饱和电压)

10. 单选题 (4分)

MOS管速度饱和时的漏-源电流与 V_{GS} 近似成__次方关系

- ☒ A 1
- ☐ B 2
- ☐ C 3
- ☐ D 无关

下列做法有利于延长芯片使用寿命的有：_____

- ☐ A 增大逻辑门的噪声容限
- ☒ B 减小电源噪声
- ☒ C 增加栅氧化层厚度
- ☒ D 降低电源电压
- ☐ E 采用特征尺寸更小的先进工艺

13.单选题 (4分)

无线传感器网络节点是一种典型的低占空比应用——工作时间远小于空闲时间，无线传感器网络节点处理器芯片应该选择下列哪种工艺____

- ☐ A 标准工艺
- ☐ B 高性能（HS）工艺
- ☐ C 低压(LV)工艺
- ☒ D 低漏电(LL)工艺