

开关阈值和单级噪声容限




图2.7.7 LNT 噪声容限分析所采用的第一个逻辑门所能容忍的最大输入偏差 (噪声容限)，超过这一界限将产生逻辑错误。

信号完整性的含义

- 定义：一个信号在传播通过电路时能多好地保持它原来的形状
- 研究数字信号的模拟特性。
 - 主要包含两个方面：信号的**幅度** (电压) 和信号时**序**。
 - 电路中的信号能以要求的时序和电压幅度到达接收电路引脚时，该信号就有满意的信号完整性。


研究电路在存在噪声的情况下如何保持正确的功能。

噪声模型

- 输入噪声：输入信号所存在的随机扰动
- 电路噪声：本级电路所引入的随机扰动 (电源噪声、耦合噪声)
- 输出噪声：输出信号中所存在的总噪声。

$$V_{no}^2 \approx f^2 \cdot V_{in}^2 + g^2 \cdot V_{ts}^2$$

信号再生



(多级) 噪声容限

- 噪声容限：不只一级存在噪声源时，噪声在传输过程中可以被抑制的最大输入范围

存在噪声 v_n : $V_{out} = f(V_{in} + v_n)$

泰勒展开: $V_{out} = f(V_{in}) + v_n \frac{\partial V_{out}}{\partial V_{in}} + \dots$


反相器增益

当 $\left| \frac{\partial V_{out}}{\partial V_{in}} \right| < 1$ 噪声被削弱。

- 信号完整性
- 不确定性
- 可量性

第五章 数字集成电路的鲁棒性

数字集成电路中的噪声



信号完整性

- 信号完整性
- 数字电路中的噪声和噪声性能

信号完整性的趋势

- 由于尺寸缩小和集成度提高,使得所有噪声的组成部分都增加了,且下一代工艺的噪声水平将极大提高。
- 噪声容限则随着电源电压降低(V_T 也在降低)而减小。

a12

测试和调试阶段的非转活动和应用时存在偏差, 这个偏差如果超出了噪声容限, 则会发生测试正确的芯片在应用中出错的情况。

电路自身的抗噪声能力

$\frac{1}{\sqrt{N}} \sum_{n=0}^{N-1} x[n] e^{-j2\pi f n}$ (Noise Immunity) :

- 与 V_{sw} 成正比的噪声: $g_1 V_{sw}$,
固定噪声: $g_2 V_{Nf}$ ——噪声增益

最大输出噪声

$$V_{NM} = \frac{V_{sw}}{2} \geq \sum_i g_{2i} V_{Nfi} + \sum_j g_{1j} V_{sw}$$

$$V_{sw} \geq \frac{2 \sum_i g_{2i} V_{Nf_i}}{1 - 2 \sum_i g_{1i}}$$

信号摆幅必须足够大以克服固定噪声；在增益因子较大时，增加 V_{SP} 没有任何好处。

这里的抗噪声能力是指电路对自身和环境噪声（本级引入的噪声）的抑制能力。

信号完整性小结

● 噪音

- 外部噪声、内部噪声；与摆幅有关的噪声和与摆幅无关的噪声

可再生性


逻辑门的信号完整性指标

- 单级噪声容限（翻转阈值）：能承受的最大噪声幅度（信号噪声的上限）
- （多级）噪声容限（ NM_L/NM_H ）：避免噪声积累的工作点的范围（输入噪声的传递特性）
- 抗干扰（噪声）能力：本级噪声水平


第五章

数字集成电路的鲁棒性

信号与逻辑值间的映射



(多级) 噪声容限的定义



工艺扰动 (续)

- 工艺扰动的分类：
 - 系统性扰动：
 - 片间扰动(die-to-die, D2D): 不同管芯间的扰动
 - 整个电路的扰动方向是一致的——对应不同的设计边界；
 - 片内扰动(within die, WID): 同一管芯内参数的差异——由版图邻近效应、管芯范围内的加工偏差；
 - 随机扰动(random variation): 微观的随机性引起的（随机掺杂、边缘和表面的粗糙）
- 片间扰动占主导，纳米工艺下后两种扰动在恶化。

2023-2024秋

第5章 数字集成电路的鲁棒性


清华大学集成电路学院 李翔宇

2023-2024秋

第5章 数字集成电路的鲁棒性

清华大学集成电路学院 李翔宇

芯片内的温度梯度



3D NoC 管芯温度分布图 (不同颜色表示不同温度)

2023-2024秋

第5章 数字集成电路的鲁棒性

清华大学集成电路学院 李翔宇

21

扰动的分类

分类	含义	备注
空间扰动 (Systematic variation)	扰动与扰动源有定量关系，可以建模	如D2D WID, 可以建模预算和消除
随机扰动 (Uncertainty)	扰动源不知道、随机或建模成本很高	如随机掺杂等微观扰动，
漂移	随时间缓慢变化（变化率低于工作频率），主要由温度波动引起	可通过反馈和补偿消除，但是探测的采样率需高于变化率
抖动	随时间快速变化（变化率接近或高于工作频率），主要由电源波动引起	无法通过补偿消除，因为变化率太快，无法跟踪

2023-2024秋

第5章 数字集成电路的鲁棒性

清华大学集成电路学院 李翔宇

22

不确定性

- PVT扰动
- 设计边界
- 扰动的统计分析
- 容扰动设计


2023-2024秋

第5章 数字集成电路的鲁棒性

清华大学集成电路学院 李翔宇

影响电路行为的因素

- 环境因素：电源电压(均匀分布)、温度
- 制造因素：工艺扰动(正态分布)



2023-2024秋

第5章 数字集成电路的鲁棒性

清华大学集成电路学院 李翔宇

16

工艺扰动

- 最主要的器件扰动
 - 沟道长度L扰动（系统性的全芯片线宽扰动，随机性的线边沿粗糙度）
 - 阈值电压扰动（主要由随机的掺杂浓度扰动引起，与WL成反比）
 - 栅氧厚度扰动-相对较小
- 最主要的互连扰动
 - 线宽和间距（由光刻和刻蚀的邻近效应引起）
 - 金属与电介质厚度（受抛光过程影响）
 - 接触电阻（取决于接触尺寸、刻蚀和清洗步骤）

2023-2024秋

第5章 数字集成电路的鲁棒性

清华大学集成电路学院 李翔宇

17

扰动计算

函数 $Y = f(X_1, X_2, \dots, X_N)$ 各变量的扰动独立，则函数扰动

$$\Delta_{Y_i} = \frac{\partial Y}{\partial X_i} \Delta_i$$

$$\sigma_Y^2 = \sum_{i=1}^N \left(\frac{\partial Y}{\partial X_i} \right)^2 \sigma_i^2$$

器件参数扰动对饱和和电流的影响

阈值电压扰动 $\sigma(V_T) = \frac{A_{VT}}{\sqrt{WL}}$

增益因子扰动 $\sigma(k) = \frac{A_k k}{\sqrt{WL}}$

饱和和电流:

$$I_{DSat} = k(V_{GS} - V_T)^{\alpha}$$

A_{VT} 和氧化层厚度成正比和掺杂浓度的四次方根成正比。

$$\begin{aligned} \frac{\sigma_{I_{DSat}}^2}{I_{DSat}^2} &= \left(\frac{\partial I_{DSat}}{\partial V_T} \right)^2 \sigma_{V_T}^2 + \left(\frac{\partial I_{DSat}}{\partial k} \right)^2 \sigma_k^2 + I_{DSat}^2 \\ &= \frac{\left(\alpha k (V_{GS} - V_T)^{\alpha-1} \right)^2 \sigma_{V_T}^2}{\left(k (V_{GS} - V_T)^{\alpha} \right)^2} + \frac{(V_{GS} - V_T)^{2\alpha} \sigma_k^2}{\left(k (V_{GS} - V_T)^{\alpha} \right)^2} \\ &= \frac{\alpha^2 \sigma_{V_T}^2}{(V_{GS} - V_T)^2} + \frac{\sigma_k^2}{k^2} \end{aligned}$$

器件参数扰动对亚阈值电流的影响

$$I_{Sub} \propto k e^{\frac{V_{GS}-V_T}{n\phi_t}} \quad \text{热电压(室温时等于26mV)}$$

$$\frac{\sigma_{I_{Sub}}^2}{I_{Sub}^2} = \frac{1}{(n\phi_t)^2} \sigma_{V_T}^2 + \frac{\sigma_k^2}{k^2}$$

对比:

$$\frac{\sigma_{I_{DSat}}^2}{I_{DSat}^2} = \frac{\alpha^2 \sigma_{V_T}^2}{(V_{GS} - V_T)^2} + \frac{\sigma_k^2}{k^2}$$

通常，过驱动电压大于 $n\phi_t$ ， I_{on} 比 I_{off} 更敏感。

设计角 (Design Corner)

工艺角: T/F/S

环境角 (工作条件): T/F/S

五维设计角: 按照NMOS-PMOS-互连线-电压-温度的顺序, 如, TTTT

1.1V商用芯片的环境角参数值

环境角	电源电压	温度
T	1.1V	25°C
F	1.21V	0°C
S	0.99V	70°C

不确定性

PVT扰动

设计边界

扰动的统计分析

容扰动设计

预备知识

指标:

- 扰动 (variation) = σ
- 相对扰动(相对分散度) = 标准差/期望值 = $\frac{\sigma}{\mu}$
——不确定性的优值 (figure of merit)

中心极限定理:

设随机变量序列 $X_1, X_2, \dots, X_N$ 相互独立, 均具有相同的数学期望 μ 与方差 σ^2 , 则:

$$\bar{X} = \frac{1}{N} \sum_{i=1}^N X_i \sim N(\mu, \frac{\sigma^2}{N})$$

不确定性

PVT扰动

设计边界

扰动的统计分析

容扰动设计


设计边界

设计者把工艺和环境的参数的不同组合归总到晶体管性能的不同情况, 边界情况可分为:

- (1) 典型情况 (typical), 即标称值
- (2) 快速情况 (fast)
- (3) 慢速情况 (slow)


设计边界:

一个假想的框, 电路必须保证在这个框内正常工作。



器件制造制造模型中待大量的参数, 包括大量的物理参数, 而数字电路设计则关心的是电路性能参数。把各个工艺、电源电压和温度参数共同组合在一起, 可以构成一个或多个空间。现在所有参数的分布范围随时间的变化可以找出来并随性能建模使用。以及参数模型建模的误差设计模型建立了器件性能变化范围, 即设计边界。

各种电路不同PVT边界下的延时变化



不同类型的逻辑门的延时随PVT变化的变化情况不同。

匹配问题


- 器件匹配：相同的尺寸、版图（包括环境）
- 延时匹配(delay tracking)方法：
 - 最佳匹配：复制电路（包括版图和互连线形状）——代价太高
 - 用反相器链匹配：无法保证所有边界条件下都精确匹配——必须留有设计余量

设计的对称性是保证匹配的基本原则。

自适应设计

- 自适应衬底偏置（Adaptive Body Bias,ABB）——可补偿D2D阈值扰动
- 自适应电压调整(Adaptive Voltage Scaling, AVS)——补偿快慢设计角
- 温度感知计算

例：双核安腾处理器包含一个单独的嵌入式MCU，每隔20ms监测一次温度，通过反馈调整内核电压使芯片温度保持在限定范围内。



逻辑路径延时扰动

n级门组成的逻辑路径，D2D扰动和系统性WID扰动对各个门的影响相同（各分量不独立），因此

$$\frac{\sigma_{path,D2D,WID,s}}{\mu_{path}} = \frac{\sigma_{gate,D2D,WID,s}}{\mu_{gate}}$$


随机WID扰动的相对分散度

$$\frac{\sigma_{path}}{\mu_{path}} = \frac{\sqrt{n}\sigma_{gate,WID,s}}{n\mu_{gate}} = \frac{\sigma_{gate,WID,s}}{\sqrt{n}\mu_{gate}}$$

以此类推，若每级门有m个晶体管驱动门翻转，则由V_{th}扰动引起的整个路径延时的分散度仅是单个晶体管分散度的 $\frac{1}{\sqrt{nm}}$

最长路径的延时分布

- 定理：N个具有独立标准正态分布的随机变量的最大值M的期望值随N的增大而增大，M的标准差随N的增大而减小。
- 电路中存在多个标称关键路径时，其中的最长路径的延时分布（WID扰动造成的）的期望值随路径数目的增加而增大，最坏情形延时的期望值会显著超过额定延时。
- D2D扰动造成的关键路径延时分布与N无关，因为它对所有路径的影响相同；



- 从成品率的角度考虑，要控制关键路径的数目；
- 典型情况下的次关键路径可能成为实际的关键路径，因此，时序分析不仅要考察关键路径，还要考察延时相近的非关键路径。

不确定性

- PVT扰动
- 设计边界
- 扰动的统计分析
- 容扰动设计


匹配问题
自适应控制
容错设计

对数字电路来讲，扰动可能带来时序错误和逻辑错误。

延时扰动

器件参数扰动引起的逻辑门延时扰动：

$$t_p = \frac{C V_{DD}}{I_{on}} \Rightarrow \frac{\Delta(t_p)}{t_p} = - \frac{\Delta(I_{on})}{I_{on}} \propto \frac{1}{t_p^2} \propto \frac{1}{W L}$$



已知 $W/L=1/1$ 时的 $\sigma(t)/t=10\%$ ，

则下降延时扰动 $\frac{\sigma(t_{pHL})}{t_{pHL}} = 10\%$

上升延时扰动 $\frac{\sigma(t_{pLH})}{t_{pLH}} = 7.1\%$ -单位尺寸的 $\frac{1}{\sqrt{2}}$ 。

路径延时扰动： $D = \sum_{i=1}^N t_{pi}$

- $\sigma^2(D) = \sum_{i=1}^N \sigma^2(t_{pi})$ （各级电路延时扰动相互独立时）

327页 31
U X Y 1
V型扰动系数扰动系数q和qW/L成正比，所以电路延时也和qW/L成正比。
U X Y 1
U X Y 1

电源电压系统扰动引起的延时扰动

$$\sigma_v^2 = \left(\frac{\partial t_p}{\partial V_{DD}} \right)^2 \sigma_{V_{DD}}^2$$
$$= C_L^2 \left[\frac{1}{I_d} V_{DD}' + \left(\frac{1}{I_d} \right)' V_{DD} \right]^2 \sigma_{V_{DD}}^2$$
$$= C_L^2 \left[\frac{1}{I_d} - I_d^{-2} g_m V_{DD} \right]^2 \sigma_{V_{DD}}^2$$

若 $I_d = k(V_{DD} - V_{th})^2$ ，则 $g_m = k\alpha(V_{DD} - V_{th})^{\alpha-1}$

$$\frac{\sigma_{t_p}}{t_p} = \left[1 - \frac{\alpha V_{DD}}{V_{DD} - V_{th}} \right] \frac{\sigma_{V_{DD}}}{V_{DD}} < 0$$


当MOS管的过驱动电压或 V_{DD} 降低时，系数绝对值会增大，所以低压电路的传播延时对电源电压的波动更加敏感，延时扰动更加严重。

故障类型

- 永久性故障 (hard error)：不可恢复，永久损坏
- 暂时性故障 (soft error)：发生后会自动消失
- 造成系统崩溃、数据丢失

“浴缸”曲线

通过老化加速早期失效，淘汰劣质芯片



可靠性

- 影响可靠性的因素
 - 互连线损耗
 - 闩锁效应
 - 栅氧损耗
 - 过电压失效

可靠性

- 可靠性的基本概念
- 影响可靠性的因素

可靠性



- 系统持续正常工作的可信度
- 表征：出现故障的概率
- 系统工作的时间越长，发生故障的次数越多。
- 系统出现故障的概率等于所有器件出现故障的概率之和，故所含器件的数目越多出现故障的概率越高；
- 系统发生故障的总次数 $\propto$ 工作时间 $\times$ 器件数量

可靠性指标

- 平均故障间隔时间MTBF (Mean Time Between Failures)
- $MTBF = \text{工作时间} / \text{失效次数}$
- 一定时间内的失效次数FIT (Failures In Time)
- 失效率单位，定义：1FIT=每10⁹个小时失效1次
- =每1000小时10⁶个器件失效1次=每小时10⁹个器件失效1次

容错设计

- 检错和纠错：冗余：



为了在现有工艺基础上进一步降低延迟时间，保持设计性能提升，需采用设计冗余技术。冗余设计是指通过增加电路的冗余度，使得电路在出现故障时，仍能保持正常工作。冗余设计的主要目的是提高电路的鲁棒性，防止因工艺波动、器件老化等因素导致的性能下降。冗余设计的具体实现方法包括：增加电路的冗余度、采用冗余编码、采用冗余校验等。冗余设计的优点是可以提高电路的鲁棒性，防止因工艺波动、器件老化等因素导致的性能下降。冗余设计的缺点是会增加电路的面积和功耗。冗余设计的应用场景包括：高速数字电路、模拟电路、混合信号电路等。

- 信号完整性
- 不确定性
- 可量性

第五章
数字集成电路的鲁棒性

负偏温度不稳定性

- MOS管中的纵向电场会使得栅氧化层和半导体之间的Si-SiO₂界面上产生陷阱（氧化层正电荷），会改变阈值电压。V_{GS}<0的PMOS在高温度下这一现象过程最为严重。随着时间推移，PMOS管的阈值电压（绝对值）会逐渐升高——**负偏温度不稳定性**(Negative Bias Temperature Instability, NBTI)。
- **NBTI** 会造成：
 - 延时增加
 - 匹配特性降低，电路失效
- 老化的速度与栅电压大小有关——应避免匹配的PMOS对有不同偏压（NBTI的程度会存在差别）。

2023-2024秋

第5章 数字集成电路的鲁棒性

51 清华大学集成电路学院 李阳宇

与时间有关的栅氧介质击穿

- 与时间有关的栅氧介质击穿（**Time-Dependent Dielectric Breakdown of gate oxide**）
 - 栅氧将随着时间的增长而磨损，其失效率与温度及栅氧厚度呈指数关系。
- 电压过冲（由电源噪声或I/O pad上的反射等因素引起）时，TDDB最严重。
- 降低电源电压、采用厚氧化层、控制芯片温度，最小化电源噪声。

2023-2024秋

第5章 数字集成电路的鲁棒性

52 清华大学集成电路学院 李阳宇

过压失效(overvoltage failure)

- **静电放电（Electrostatic discharge）**
 - 静电进入I/O pad 时发生静电放电（ESD），引起非常大的瞬时电压和电流
- **栅氧击穿（Oxide breakdown）**
 - 高电压加载到晶体管栅极上会引起栅氧层的击穿和电弧，使器件损坏
- **穿通（punch through）**
 - 过高的源漏电压导致源漏耗尽层连在一起，即所谓的源漏穿通

改善方法：降低电源电压，最小化电源噪声，IO pad使用厚氧化层晶体管

2023-2024秋

第5章 数字集成电路的鲁棒性

53 清华大学集成电路学院 李阳宇

自热效应（Self-heating）

- 起因：**导线中的大电流产生功耗，使周围温度升高**：
 - 温度高的导线具有更大的电阻和延时
 - 容易引起电迁移
- 自热效应与电流密度的均方值（RMS）有关
$$I_{rms} = \sqrt{\frac{1}{T} \int_0^T i^2 dt}$$
- 自热效应限制了双向信号线中的RMS电流。
 - 加宽导线、或者缩小晶体管尺寸

连接nMOS 和pMOS 管的导线中流过的单向电流

2023-2024秋

第5章 数字集成电路的鲁棒性

49 清华大学集成电路学院 李阳宇

热载流子（Hot Carriers）

- **热载流子：晶体管导通时，一些高能量的载流子（热电子）可能会注入到栅氧中被捕获**
 - 使器件特性改变：
 - V_{th}增大，|V_{tp}|减小——带来器件失配
- （随着被捕获的电荷不断增多而越来越差。）
- 衬底电流引起噪声，Latch-up, 以及动态节点漏电
- **热电子问题最严重情形发生在：V_{GS}=V_{DS}/2和高V_{ds}情况下**

限制电源电压，限制V_{DS}

2023-2024秋

第5章 数字集成电路的鲁棒性


50 清华大学集成电路学院 李阳宇

幻灯片 50

LX7
漏源电场引起热载流子，热载流子与晶格碰撞产生电子空穴对，电子在电场作用下注入栅氧，空穴被俘获在栅氧中，引起器件性能退化，甚至导致器件失效。
图 5.20 热载流子效应

电迁移（Electromigration）

- **起因：高电流密度导致“电子风”（electron wind），随着时间的增长它 will 引起金属原子的迁移，形成空洞而引起金属互连线的磨损。**
 - 电迁移引起的空洞和小丘



- 原子迁移的方向与电流方向有关，**传输直流电流的导线最易发生电迁移——电源地线**

2023-2024秋

第5章 数字集成电路的鲁棒性

47 清华大学集成电路学院 李阳宇

电迁移（续）

- **电迁移取决于电流密度**
$$E_a \propto \frac{E_d}{e \sqrt{J}} \propto \frac{E_d}{J^{1/2}}$$
失效前平均（工作）时间，又称为平均寿命 $MTTF \propto \frac{1}{J^n}$
Ed——激活能，n一般等于2
- **要限制电流密度：电迁移电流的极限一般用最大值J_{dc}来表示：**
 - 温度每升高10°C，电迁移率所要求的金属宽度大约需要翻倍
- 当前，接触孔处的电流密度变得更加受限

2023-2024秋

第5章 数字集成电路的鲁棒性

48 清华大学集成电路学院 李阳宇

幻灯片 48

LX6
110°C时，铝键线的保守极限电流密度为1~2mA/um²，铜键线的保守极限电流密度可达10mA/um²甚至更高，但铜键线的保守极限电流密度会随着尺寸减小而急剧减小。
图 5.19 电迁移效应

总结（3）

- 可靠性反映了系统出现故障的概率
- 影响IC可靠性的各种机制，可靠性问题随着工艺特征尺寸的缩小而变得严重，影响了器件性能的提高。
 - 电源电压和信号摆幅受到限制
 - 可靠性问题引起器件参数的老化，增大了 V_t 的扰动
- 提高可靠性方法：
 - 限制VDD和电源噪声，限制电流密度，控制温度，增加氧化层厚度

总结（1）

- 保证功能正确需要逻辑部件有足够的噪声容限、良好的抗噪声能力和信号再生能力，还需要较低的噪声水平。
- 信号完整性涉及信号幅度和时序两个方面的约束
 - 噪声与非理想特性的存在会引起信号完整性问题
 - 片内噪声（与信号幅度有关）- 片外噪声（与信号幅度无关）；幅度噪声-相位噪声
- 扰动问题
 - PVT扰动的来源
 - PVT扰动分类：静态的和动态的；系统性的和随机性的；D2D/WID的；D2D/WID

总结（2）

- 考虑扰动的电路设计：
 - 电路设计要留有余量，保证芯片在所有设计边界上都满足设计要求
 - 分析不同指标的最坏情况时要选择正确的设计边界
 - 匹配必须在所有设计边界下都满足匹配关系——最好的匹配方法是完全复制
 - 扰动对设计的影响
 - 分散性的评价指标（优值）—— σ/μ
 - 控制关键路径数量
 - 平均化可以降低参数分散性
 - 减小扰动的设计：增大驱动电压、增大器件面积
 - 容扰动设计：自适应调整，容错/纠错技术

软错误

- 软错误是存储器中随机的、不反复出现的数据位错误起因： α 粒子的碰撞效应。 α 粒子在运动的同时会在硅中产生电子-空穴对，这些过剩的载流子被收集到晶体管扩散区的终端时，如果所聚集的电荷达到了与原有节点上的电荷量相当时，原有节点上的电压就会被破坏。
- α 粒子来源
 - 宇宙射线
 - 集成电路互连线和封装材料中的放射性杂质
- 防止软错误出现的措施
 - (1) 在状态节点上保持一定量的临界电荷
 - (2) 使敏感器件远离粒子源（焊接点）
 - (3) 老化铂，使超过放射性杂质的半衰期
 - (4) 采用高纯度铝互连
 - (5) 采用检错和纠错编码

研究预测：随着单位面积内的逻辑状态节点数量每代工艺翻一番，单个逻辑状态位发生软错误的概率每代工艺将增长8%。

小结

- 可靠性：单位时间内发生故障的概率
- 引起可靠性问题的机制
 - 互连线损耗：电迁移、自热效应
 - 栅氧损耗：热载流子、NBTI
 - 过压失效：栅氧击穿、源漏穿通
- 提高可靠性的方法
 - 降低电源电压
 - 最小化电源噪声，避免出现电压过冲
 - 加宽导线，限制电流密度
 - 采用厚氧化层器件

电路的稳定性

