


考虑驱动器内阻=R_S 时RC 线的延时



Elmore公式

$$\tau_D = R_S C_w + \frac{R_w C_w}{2} = R_S C_w + 0.5 r_w C_w L^2$$

$$t_p = 0.69 R_S C_w + 0.38 R_w C_w$$

互连线的延时模型

分布模型

传输线模型


导线延时优化

传输线


考虑电感：分别rlc模型，考虑回路电感

条件： t/t_c 可与信号波形“飞跃”导线的时间（ L/u ）相比拟， u ——波速

信号以波的形式在介质中传播




RC导线的阶跃响应与时间及位置的关系



相同时间不同位置 (x) 的电压不同——寄生电阻造成的延迟。内电阻影响延迟的分布，各个位置的延迟分布先延后平。

集总与分布RC的阶跃响应

电压范围	集总RC网络	分布RC网络
0→50% (t _p)	0.69 RC	0.38 RC
0→63% (t)	RC	0.5 RC
10%→90% (t _r)	2.2 RC	0.9 RC



集总RC模型是分布模型的保守估计。

- 互连线模型
- 互连线的信号完整性问题
- 高速互连技术
- 片上系统互连

第六章

互连线与互连技术

互连线模型

分布模型

传输线模型


导线延时优化

分布rc模型

集总电容模型：不考虑寄生电阻——导线各处电位相同
当导线长度较长（相对于门延时）、信号速度较快时需
要考虑寄生电阻(考虑互连线延时)。


条件：

(1) $t_{pRC} > t_{gate}$; 并且 (2) 导线输入信号的 $t_{edge} < R_w C_w$.



$$\text{采用Elmore延时计算} \quad \tau_{DN} = rcL^2 \frac{N(N+1)}{2N^2} \rightarrow \frac{rcL^2}{2}$$

有损传输线的阶跃响应



2023-2024秋 第6章 互连线与互连技术

19 SIC, Tsinghua Univ. LI XY

小结

互连线模型：

- 集总电容模型：低速短导线
- 分布rc模型：高速长导线， $t_r(t_{pgate}) < RC$
- 传输线模型：高速短导线， $t_r < t_{flight}$ 且 $R < 5Z_0$

延时与导线长度的平方成正比

特征阻抗，阻抗匹配下传输效率最高

2023-2024秋

第6章 互连线与互连技术

22 SIC, Tsinghua Univ. LI XY

互连线的延时模型

分布模型

传输线模型

导线延时优化

- 长导线的延时优化



- 传输线的延时优化

2023-2024秋

第6章 互连线与互连技术

23 SIC, Tsinghua Univ. LI XY

情况2：信号源内阻 $< Z_0$




2023-2

16

SIC, Tsinghua Univ. LI XY

情况3：信号源内阻匹配



(b) $R_s = Z_0, R_L = X$

最高效率

(只经历一次波的传播就建立了最终的稳态)

$\rho_s = 0, \rho_L = 1$

2023-2024秋


第6章 互连线与互连技术

17

SIC, Tsinghua Univ. LI XY

考虑信号上升/下降时间

现实情况：



2023-2024秋

第6章 互连线与互连技术


18

SIC, Tsinghua Univ. LI XY

电感对互连线延时的影响

影响延时的主要因素：

与导线长度以及信号翻转时间有关



2023-2024秋

第6章 互连线与互连技术


21

SIC, Tsinghua Univ. LI XY

互连线的延时模型


- 分布模型
- 传输线模型
- 导线延时优化
 - 长导线的延时优化
 - 传输线的延时优化

方法1：插入中继器（考虑负载）



缓解传输线效应的技术（3）

- 屏蔽
 - 在信号线周围布上接地（电源）平面和屏蔽导线——提供精确的返回路径，使互连线的特性和延时更容易预测。
 - 当没有返回路径时，分割宽导线并用电源或地线相间作为回路——可以减弱电感效应和趋肤效应的影响。




- 互连线的延时模型
- 互连线的信号完整性问题
- 新型互连技术

第六章 互连线与互连技术


缓解传输线效应的技术（2）

- 终端并联电阻。终端串联一个与导线的特征阻抗 Z_0 相匹配的终端电阻。




缓解传输线效应的技术（1）

- 源点串联一个与导线的特征阻抗 Z_0 相匹配的终端电阻。（误差<10%）



方法2：导线流水线

- 互连结构优化
 - 把一条长导线分成k段，每段导线的延时都小于时钟周期。



克服电容串扰的方法（1）

1. 增大驱动强度，尽量**避免浮空节点**
2. 把敏感节点（动态节点）与全摆幅信号**隔离**
 V_{DD}
3. 使得信号的上升和下降时间尽可能长
4. 对于敏感的信号线增加**屏蔽**
 - 在两条信号线间插入电源或地线；
 - 不同层次的信号号之间用一个GND或 V_{DD} 金属平面相隔


2023-2024秋

第6章 互连线与互连技术

38
SIC, Tsinghua Univ. LI XY

克服电容串扰的方法（2）

5. 把在不同时间翻转的总线相间放置，使得两两相邻的导线不会同时时间翻转
6. 采用**差分信号**，并将差分信号线“绞合”——使串扰信号变为共模噪声。
7. **不要使两条信号线平行布置很长的距离**




2023-2024秋

第6章 互连线与互连技术

39
SIC, Tsinghua Univ. LI XY

克服电容串扰的方法（3）

7. 采用**交错布置的中继器（staggered repeater）**
8. 利用“**电荷补偿**”



2023-2024秋

第6章 互连线与互连技术

40
SIC, Tsinghua Univ. LI XY

电容串扰对传播延时的影响


-当与受害线相邻的两条线向相反方向变化时，延时增加。

-延时与相邻导线的翻转方向有关。

$$C_{GND} \leq C_L \leq C_{GND} + 4C_C$$

密耦效应

当Y的翻转方向与其相邻信号的翻转方向相反 ($0 \rightarrow V_{DD}$, $V_{DD} \rightarrow 0$)，耦合电容两端的等效电压摆幅是信号摆幅的2倍。



2023-2024秋

第6章 互连线与互连技术

35
SIC, Tsinghua Univ. LI XY

导线延时的估计


- 延时的实际值不仅取决于周围导线的耦合电容值，还取决于信号的翻转时序
- 噪声对延时的影响相差非常大——不可忽略
- 实际延时具有不可预见性，带来的验证成本大大增加

2023-2024秋

第6章 互连线与互连技术

36
SIC, Tsinghua Univ. LI XY

解决导线延时预见性问题的办法



- 可预测性结构——使用预先定义的、已知的或保守的布线结构，例如FPGA
- 避免最坏情况——通过将总线数据编码解决串扰问题，例如1-of-n, 2(1-of-n)编码。

2023-2024秋

第6章 互连线与互连技术

37
SIC, Tsinghua Univ. LI XY

互连线的信号完整性问题

- 电容串扰
- IR drop
- Ldi/dt问题


2023-2024秋

第6章 互连线与互连技术

32
SIC, Tsinghua Univ. LI XY

电容串扰（Cross Talk）

浮空线情况：





2023-2024秋

第6章 互连线与互连技术

33
SIC, Tsinghua Univ. LI XY

被动驱动线的串扰




上升时间越大，受害线产生的干扰峰值越小。
保持导线的驱动阻抗较低 ($\tau_y < \tau_x$) 对降低电容串扰的影响很有帮助。

2023-2024秋

第6章 互连线与互连技术

34
SIC, Tsinghua Univ. LI XY


L di/dt




寄生电感对电源电压和地线的影响:

- 电流变化导致电压变化
- 长的电源线具有大的L值

电压变化的大小与电路切换的速度和电流的大小有关。



数字芯片的电源网格




解决L di/dt问题的方法

把I/O pad和芯片内核电路的电源引脚分开。

减小寄生电感

- 采用多组电源地引脚（多个寄生电感并联）
- 仔细选择封装中电源地引脚的位置。
- 位于封装四角处的导体和压焊线的电感明显较大，不宜用做电源地引脚。
- 使用先进的封装技术，如倒装焊、焊球



增加片外信号的上升和下降时间到所允许的最大值。

最好的驱动器是在输出端具有最大允许的上升和下降时间并满足所规定的延时

安排好消耗大电流的翻转使它们不会同时发生。

同步电路的电路翻转比较集中，大部分在时钟沿处

采用异步电路可以分散电路翻转的时间，降低最大电流

降低IR drop的方法

优化电源网络，减小电阻:

- 采用网格结构进行电源分布
- 在Metal 1布置低层电源，在高层金属层把电源线“捆绑”起来

保证电源线宽度——与流过的电流相适应

电源捆绑时要用多接触孔

减小峰值电流

- 控制动态功耗
- 采用异步电路——分散电路开关的时间
- 控制输入输出模块的功耗

互连线的信号完整性问题

电容串扰

IR drop

Ldi/dt问题

电阻引入的噪声（IR drop）

电源电流的波动会引起电源电压的波动


电源线寄生电阻的存在会造成远离电源端的电路的供电电压降低——距离越远电压降低越大

V_{DD}下降，减小噪声容限

逻辑电平偏差，引起漏电


引起延时抖动

最大的IR drop与峰值电流有关，峰值电流与电路的开关活动有关——IR drop是一种动态现象



电路之间的电源干扰

电路I1的电流变化会引起I₁波动，导致V_{DD}波动。



降摆幅电路

电流模传输


降摆幅电路

$$P = \frac{1}{2} C_L V_{avg}^2 \alpha_{0-1} \int \text{降低 } V_{avg} \text{ 可以降低功耗。}$$

$$t_p = \frac{C_L V_{SW}}{2I_o} \text{ 接收方对小摆幅信号更敏可以减少延时}$$


降摆幅传输: (1)高压驱动器(2)低摆幅信号(3)灵敏放大接收器。

——有较高的电路代价;且减小了噪声容限,所以用于大C_L互连线的传输,如板级互连线,大扇出的网络节点(如总线)



静态降摆幅网络

单端静态降摆幅网络



线间电容引起串扰问题

- 影响因素: 干扰信号幅度、翻转速度、受害信号线的驱动电阻、线间电容大小
- 影响: 信号噪声、延时不确定 (与数据相关)
- 解决方法: 减小信号幅度、隔离、屏蔽、避免存在高阻抗节点、差分信号、补充和抵消技术 (综合走线、交指中继器、电荷补偿)

寄生电阻引起电源压降问题


- 影响因素: 寄生电阻、电源电流
- 影响: 电源压降 (动态)、漏电流
- 解决方法: 电源线用网络分布, 借助IR drop分析工具, 控制峰值电流

互连线的信号完整性问题小结 (2)

寄生电感 (特别是电源线引线电感) 引起电源波动问题


- 影响因素: 电流大小, 逻辑门的翻转速度
- 影响: 电源波动
- 解决办法: 多个电源引线 (一个电源线5-10个驱动器)、内核与IO驱动器电源分离、缩短封装引线长度、去耦电容、控制驱动器的翻转速度和峰值电流

增加去耦电容



当电路翻转, 需要瞬间增大电源电流时, 本地的去耦电容可以迅速提供补充电流, 减少i_L的瞬时变化幅度。

解决Ldi/dt问题的方法




去耦电容的位置:

- 电路板上: 放在电源引脚处
- 芯片内: 放置在电源线下, 靠近大的驱动器

芯片内去耦电容

片内去耦电容单元(tie-off单元)



EV6(575MHz)
C_{decap} = 320nF
+ 片外电容
>> 10XC_{eff}

EV5(350MHz)
C_{decap} = 160nF
~ 11XC_{eff}

EV4(200MHz)
C_{decap} = 128nF
~ 10XC_{eff}

Source: B. Henick (Compaq)

互连线与互连技术

- 互连线的延时模型
- 互连线的信号完整性问题
- 新型互连技术

总线控制

总线控制器：控制每个时刻占用总线的模块

- 静态规划
- 动态仲裁

主从关系：主(master)-通信的发起方，从(slave)-通信的响应（服务）方

- 一主多从：主模块可以担任总线控制器，但一般为了提高效率会设置专门的仲裁器
- 多主多从：需要配备一个仲裁器（向仲裁器发出请求-仲裁器分配-传输-收回使用权）

传输方式：单播、广播、组播

2023-2024秋

第6章 互连线与互连技术

64 SIC, Tsinghua Univ. LI XY

63PR 64


LI XY1

需要占用总线的模块在仲裁器发出请求，然后由仲裁器根据信号和总线的状态决定下面由哪个模块占用总线，并执行分配。当模块获得仲裁器分配的总线使用权后，它再向仲裁器发出信号，由仲裁器回收总线使用权。

© Tsinghua Univ. 2023-2024

总线性能

总线驱动模型



$$\begin{aligned} R_g &= R_1 C_1 + (R_1 + r_p \Delta I) C_p \Delta I + (R_1 + 2r_p \Delta I) C_d \Delta I + \dots + (R_1 + N r_p \Delta I) C_o \Delta I + C_o \\ &= R_1 (C_1 + C_p \Delta I + \dots + C_d \Delta I + C_o) + (r_p \Delta I + 2r_p \Delta I + \dots + N r_p \Delta I) C_p \Delta I + N r_p \Delta I C_o \\ &= R_1 (C_1 + C_p L + C_o) + \frac{1}{2} r_p \rho L^2 + r_p L C_o \\ t_p &= 0.69 R_g (C_1 + C_p L + C_o) + 0.38 r_p \rho L^2 + 0.69 r_p L C_o \\ t_l &= t_{p0} + k(1 + 4) = 5 t_{p0} \quad k = \log_2 \left[\frac{C_1 L + C_o}{C_o} \right] \\ t_{\text{bus}} &= t_{p0} \cdot 5k + 0.38 r_p \rho L^2 + 0.69 r_p L C_o \end{aligned}$$


2023-2024秋

第6章 互连线与互连技术

65 SIC, Tsinghua Univ. LI XY

LVDS

低压差分信号传送技术 (Low-Voltage Differential Signaling, LVDS)



2023-2024秋

第6章 互连线与互连技术

61 SIC, Tsinghua Univ. LI XY

- 互连线模型
- 互连线的信号完整性问题
- 高速互连技术
- 片上系统互连

第六章

互连线与互连技术


2023-2024秋

第6章 互连线与互连技术

62 SIC, Tsinghua Univ. LI XY

总线结构

通过一组共用的总线把多个功能模块连接起来，各模块间的信息分时复用总线进行传输。




2023-2024秋

第6章 互连线与互连技术

63 SIC, Tsinghua Univ. LI XY

差分静态降摆幅网络



差分方法对共模噪声有很高的抑制能力，信号摆幅可以降低至很低的水平（200mV），是普遍采用的降摆幅传输方式。
缺点是增加了面积和时钟开销。

2023-2024秋

第6章 互连线与互连技术

58 SIC, Tsinghua Univ. LI XY

新型互连技术


降摆幅电路

电流模传输

电流模式传输系统

采用低摆幅电流模式传输：

- 对电源噪声有较高的抗噪声能力，摆幅可低至100mV
- 存在静态功耗，但静态功耗上有优势——适用于超高速网络中，在高速片外互连领域非常普遍。



2023-2024秋

第6章 互连线与互连技术

60 SIC, Tsinghua Univ. LI XY

总结（续）

🐉 互连线工程

- 时钟信号线要适当增加与周围导线的间距，高速电路中要采用屏蔽
- 总线克服串扰的方法：
 - 电源/地线屏蔽
 - 采用双轨编码
 - 把不同时间的翻转的两组总线相间放置
 - 电荷补偿、repeater交错等方法抵消串扰
- 长导线要插入中驱动器，长距离传输还可以采用互连流水线

总结（续）

- 🐉 片内、片外和电路板上要放置必要的去耦电容，抑制电源线噪声
- 🐉 避免出现动态节点和浮空导线
- 🐉 低摆幅信号传输用于大负载、大扇入的节点可以提高速度、降低功耗，但会带来信号完整性问题
 - 低摆幅差分信号传输、电流模传输等技术可以用于长导线或片外的高速数据传输
- 🐉 高速信号传输时还要考虑传输线的阻抗匹配问题

总结（续）

🐉 片上互连拓扑

- 总线结构：结构简单、常用的互连拓扑
- 网络结构：并行通信、通信资源开销大
 - 交叉开关
 - NoC：
 - 用于大规模多核系统
 - 信号传输->数据通信；
 - 规则化、可扩展；
 - 克服长距离传输问题
- 实际设计中可能混合多种拓扑