


静态逻辑

静态互补CMOS逻辑


有比逻辑

传输管逻辑

静态互补CMOS反相器




有比逻辑




目的：减少实现所需晶体管数目

有比逻辑的特点



静态CMOS逻辑的特点



- 静态逻辑
- 动态逻辑
- 逻辑类型选择

第七章
组合逻辑类型


静态逻辑

静态互补CMOS逻辑

有比逻辑

传输管逻辑

静态互补CMOS



PUN 和PDN 是对偶的逻辑网络。

伪nMOS的静态功耗


输出低电平时存在直流通路

$$I_{\text{onw}} = I_{DD} I_{\text{low}} \approx V_{DD} k_p \left((-V_{DD} - V_{TP}) V_{DSATP} - \frac{V_{DSATP}^2}{2} \right)$$

$V_{OL} > 0$, 使得后级电路的NMOS亚阈值漏电流增大。

静态功耗的存在限制了伪nMOS的应用。

可以用一个使能信号控制负载管的栅极, 在待机状态下将pMOS关闭。



当驱动管和负载管均不导通时, 输出电压取决于管子的次开启特性 (亚阈值电流);

伪nMOS逻辑的特点

晶体管数少 (N+1), 只用NM管实现逻辑, 减少了

输入电容, 适用于大扇入NOR门

有比电路, V_{OL} 和晶体管尺寸有关, 必须在性能、功耗和噪声容限间折中, 使得设计相对困难。

Wp增大-噪声容限减小、 t_{aH} 缩短、 t_{pHL} 增大、功耗增大

$V_{OL} \neq 0$, 噪声容限小。功能要求 $V_{OL} < V_{IL}$, 出于功耗考虑, $V_{OL} < V_T$

静态功耗大限制了应用——可以用一个使能信号控制


负载管的栅极, 在待机状态下将pMOS关闭。

伪nMOS逻辑的应用


NOR ROM和NAND ROM

NOR

- BL = NOR (all WL's of non-programmed cells)
- All word lines high by default with exception of selected row
- Un-programmed = 1
- Programmed = 0




- BL = NAND (all WL's of non-programmed cells)
- All word lines high by default with exception of selected row
- Un-programmed = 1
- Programmed = 0



伪NMOS逻辑的传播延时

上拉

下拉




$$t_{pHL} = 0.69 R_L C_L$$

$$t_{pLH} = 0.69 R_L C_L$$

伪NMOS

- 有源负载
- 晶体管数N+1
- 有比电路: V_{OL} 和晶体管尺寸有关



$$F = A + B + C + D$$

pseudo-NMOS

伪NMOS反相器的静态特性


对于短沟道器件

$$k_n \left((V_{DD} - V_{TN}) V_{OL} - \frac{V_{OL}^2}{2} \right) + k_p \left((-V_{DD} - V_{TP}) V_{DSATP} - \frac{V_{DSATP}^2}{2} \right) = 0$$

假设 V_{OL} 相对于驱动电压 ($V_{DD} - V_T$) 很小, 而 V_{TN} 与 V_{TP} 在数值上相等,


于是 V_{OL} 可以近似为:

$$V_{OL} \approx \frac{k_p (V_{DD} + V_{TP}) V_{DSATP}}{k_n (V_{DD} - V_{TN})} = \frac{\mu_p W_p}{\mu_n W_n} V_{DSATP}$$



Pseudo-NMOS: 较小的面积和 (对驱动器产生的) 负载效应, 但有静态功耗
一般 PMOS 管的驱动强度可选为 NMOS 管的 1/3 ~ 1/6
例如, 可选 PMOS 管的宽度为 NMOS 管的 1/2


AND门



不能再生，需要通过输入CMOS反相器来弥补

低电平噪声容限= V_T

CPL全加器



nFET 逻辑

半加器

全加器

$F = AS + BS$
 $F = AS + BS$


CPL特点

- 简单，比静态CMOS 电路的晶体管数大大减少，功耗低。
- 静态逻辑，（经反相缓冲的）输出节点总是连至 V_{DD} 或GND，有利消除噪声。
- 存在阈值损失（有几种解决办法）。
- 具有互补功能（互补的输入—互补的输出），需产生互补信号的额外电路以及额外的布线开销。但在需要正负输出信号时比较有利。
- 对驱动它的电路的负载效应小。
- 设计具有模块化特点，易于构成逻辑和设计库。


静态逻辑

- 静态互补CMOS逻辑
- 有比逻辑
- 传输管逻辑
 - 传输管的特性
 - 传输管逻辑
 - 阈值损失补偿技术
 - 传输管逻辑的信号完整性问题

互补传输管逻辑（CPL）



传输管的延时




$t_p = 0.69(R_d + R_{\theta})C_L + 0.69R_dC_A$

延时与驱动门有关。

输出反相器应设计成Low-skewed 的，以克服CPL 传输管输出上升速度缓慢的缺点。

NMOS传输门的功耗




$E_{01} = C_L \cdot V_{dd} \cdot (V_{dd} - V_T)$

具有小的信号摆幅，可以利用小摆幅来降低充放电功耗。（例如，存储器中的小摆幅位线）


阈值电压损失引起下一级逻辑门的静态功耗。（注意：阈值损失超过一个 V_{T0} ）

摆幅恢复传输管逻辑设计中的注意事项




由于传输管传输高电平时驱动能力弱，交叉耦合反相器中的NMOS必须足够弱，以保证传输管上拉时的性能。

使用 $V_T=0$ 的单管传输门（阈值损失补偿2）




但要注意漏电流

CMOS传输门（阈值损失补偿3）



差分电平恢复电路




摆幅恢复传输管逻辑设计中的注意事项




静态逻辑

- 静态互补CMOS逻辑
- 有比逻辑
- 传输管逻辑
- 传输管的特性
- 传输管逻辑
- 阈值损失补偿技术
- 传输管逻辑的信号完整性问题

电平恢复（阈值损失补偿1）



摆幅恢复传输管逻辑设计中的注意事项



为了解决信号再生的问题，传输管逻辑需要插入静态反相器恢复电平

- 一般采用LO-skewed反相器以弥补NMOS传输管传输高电平的能力不足
- 传输管（门）延时计算要考虑驱动电路的情况
- 传输管（门）延时的静态漏电流要考虑前后级反相器中的电流通路

传输门具有较高的可靠性和简单的结构，普遍用于标准单元库中MUX、latch、XOR门、乘法/加法器等逻辑的实现。

传输管与传输门逻辑小结（1）

电路简单、对驱动电路的负载小，但是

- 扩散区较易受到衬底耦合噪声的干扰，扩散区输入的噪声容限（ V_{T1} ）小；

- 扩散区输入需要在输入端放置接触孔，增大了输入扩散区的面积；

无比逻辑（但增加电平恢复电路后存在有比问题）；

传输管和传输门都不具有“再生特性”，级联时会累加噪声，输出端需静态反相器；

静态逻辑：设计传输管、传输门网络时，应使所有情形下遵守“输出端低阻抗连至Vdd或Gnd”的原则；

传输管和传输门逻辑直接级联延时随着级数增加迅速增加，中间需要插入静态反相器缓冲；

功耗低：消除阈值损失（或使 $V_{Tn} < V_{Tp}$ ）的情况下无静态功耗。

传输管逻辑小结（2）

解决阈值损失问题可以采用

- 电平恢复电路
 - 单端逻辑可以采用反馈上拉PMOS
 - 差分逻辑可以采用交叉耦合PMOS，交叉耦合反相器（SRPL）等不同形式恢复电平
 - 增加了内部节点电容，关断时有信号竞争（注意电平恢复器尺寸的设计），降低了门的速度
 - PMOS 的导通加速了上拉，因而减少了输出（反相器）的下降时间
- 低阈值晶体管——存在较大的亚阈值漏电流
- 采用传输门代替NMOS传输管构成电路（CMOS传输门逻辑）——增加了面积（有源区需要放置接触孔）和互补的控制线