






F = 1 · G + 0 · $\overline{G}$ = G



互补网络是指由PMOS和NMOS组成的两个开关网络。在CMOS电路中一个由NMOS组成一个由PMOS组成，他们之间从结构上具有NMOS并联对应PMOS串联，NMOS串联对应PMOS并联的对应关系。



开关网络

导通条件为G=True

$AB + CD$

导通条件：开关网络两端之间的各条通路的导通条件之间是“或”的关系；同一条通路上的彼此串联的各个开关的导通条件是“与”的关系。


- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略

第一章 绪论


数字电路是处理数字信号的电路。它具有离散的状态，用来执行逻辑代数运算，由完成各种逻辑运算的基本单元电路（逻辑门）组成。——理论的、抽象的概念。

集成电路技术是将电路的元器件和导线都集成在一块小的芯片上形成一个独立的整体的技术。它的核心是将电路系统微型化和集成化。

数字集成电路是以集成电路方式实现的数字电路。它的核心器件是MOS晶体管。——真实的、物理的实体




数字集成电路或非门




NMOS: Vgs超过阈值电压Vth时导通，小于Vth时截止；
PMOS: Vgs（负值）小于阈值电压Vtp（负值）时导通，大于Vtp时截止。

静态互补CMOS逻辑的特点



- 1. 反相逻辑（NAND\NOR\INV）
- 2. 互补的两个网络分别实现上拉和下拉





静态互补CMOS逻辑的设计





反相器




与非 (NAND) 门




或非 (NOR) 门



NMOS网络 or PMOS网络?




静态互补CMOS逻辑门



集成电路发展的技术驱动


先进封装技术发展提高了芯片之间局部互联的带宽；可以实现异质集成



苹果 M1 Ultra

AMD Zeppelin处理器


Moore's Law and More



摩尔定律的局限性：摩尔定律的局限性在于，硅基器件的物理特性决定了其性能提升存在物理极限。随着晶体管尺寸的不断缩小，硅基器件的性能提升将越来越困难。因此，业界开始探索后摩尔定律的技术路线，如异构集成、系统级集成等。这些技术路线旨在通过集成不同的功能单元，实现系统性能的整体提升，从而突破摩尔定律的局限性。

特征尺寸的变化

增速放缓，摩尔定律行将饱和，未来优化将以能效提升为主要目标。



Source: THE INTERNATIONAL ROADMAP FOR DEVICES AND SYSTEMS © IEEE

大型数字芯片

工艺	7nm
晶体管数量	54.6 亿
芯片尺寸	826 mm ²
GPU实例	7
发布年份	2020

英伟达图形处理器 (GPU) 芯片 A100

光罩尺寸极限：由于光罩的尺寸限制，一次光刻曝光的面积不能超过 26mm×33mm=858mm²

单颗管芯的面积已经逼近工艺极限！

集成电路的成本

非重复性工程 (Non-Recurring Engineering, NRE)

单颗芯片的总成本 = 单颗芯片的重复性成本 + $\frac{\text{固定成本}}{\text{产量}}$

单颗芯片的制造成本 + 单颗芯片的测试成本 + 单颗芯片的封装成本


单颗芯片的制造成本 = $\frac{\text{晶圆成本}}{N \times Y}$
N——完整管芯数，Y——芯片的成品率，D——单位面积平均缺陷数

$N = \frac{\pi \times (R - \sqrt{A})^2}{A}$ $Y = e^{-AD}$

小面积芯片制造成本随A线性增长，大管芯的制造成本随A呈指数关系增长。

高性能计算芯片案例-A100

英伟达 A100服务器GPU，2020年10月上市，采用多芯片集成：GPU+ 40G HBM2E 高速内存，传输带宽达1.5TB/s




- 数字集成电路技术
- 集成电路的现状和发展趋势
- 数字VLSI实现策略

绪论

门阵列预先制造出含有基本单元或晶体管阵列的图片，变成实际的设计只需要加上所希望的互连（金属化）。随着金属化成为最费时的工艺步骤，门阵列门海方式已较少使用，但其所具有的规则性仍具有价值。

设计-生产过程 (软核)



2023-2024秋

第一章 绪论

42

2023-2024秋


第一章 绪论

40


清华大学集成电路学院 李翔宇 40

System-on-a-Chip示例

Bay Trail SOC Block Diagram



基于预布线阵列的设计



2023-2024秋

第一章 绪论

45

幻灯片 45


FPGA是预先制造出来的含有可编程逻辑单元和可编程互连的芯片, 变成实际的设计只需要对逻辑和互连进行编程即可。编程可以通过熔丝/反熔丝或可编程存储器阵列的方式实现。

阵列组成。

FPGA和CPLD具有非常丰富的设计空间和性能要求较低的应用。FPGA可由配置模块(一般由LUT实现)和配置开关组成。

CTD-163FAL (programmable array logic), 163FALが可変反復回路として、本稿の図4、図5及び図6で示すように、163FALが動作している。図4、図5及び図6は、163FALの動作を示す。

基于预扩散阵列的设计




2023-2024秋

第一章 绪论

44

基于标准单元的设计-生产过程




2023-2024秋

第一章 绪论

43

设计-生产过程 (硬核)



2023-2024秋

第一章 绪论


41

幻灯片 41

LX4 RTL=register transfer level(寄存器传输级)
LI XY, 2015/9/14

芯粒(chiplet)技术

芯粒技术：用多个独立制造的裸芯片（可复用）通过先进封装集成成为一个集成电路系统。



芯粒：具有系统的部分功能且通过封装内的宽带互联接口或模拟接口与系统其它部分连接的裸芯片或裸芯片复合体。通常具有一定的可复用性。多个芯粒通过宽带互联成为集成芯片或基于芯粒的系统（chiplet-based system）。

2023-2024秋

第一章 绪论

52

清华大学集成电路学院 李刚宇


Chiplet的设计哲学

突破掩模版（reticle）尺寸限制进一步提高集成度
必须把芯片拆分

用多个小芯片代替一个大芯片降低成本

- 增加管芯数量
- 提高成品率（芯片面积变小）

150mm直径圆片，若芯片面积为360mm²
 $N_{die} = 150$
若分割成4个面积99mm²的小芯片：
 $N_{die} = 622 > 150$ 的4倍



2023-2024秋

第一章 绪论

53

清华大学集成电路学院 李刚宇

Chiplet的设计哲学

DARPA Common Heterogeneous Integration and IP Reuse Strategies项目

CHIPS enables rapid integration of functional blocks at the chiplet level

Custom chiplets

Commercial chiplets

System

System

System

System

System

System

System

System

System

System

System

System

System

System

System

System

System

System

System

System

System

System

System

System

芯片级设计复用，加工后在封装阶段进行系统功能定义，缩短上市时间；
系统顶层结构可重构，每个小芯片可以采用不同的实现方式，效率和灵活性的折中。

基于可重用芯粒（chiplet）的IP设计（SiP）
基于标准单元的IP设计（SoC）
基于定制单元的IP设计（ASIC）

全定制设计
基于标准单元的IP设计（SoC）
基于定制单元的IP设计（ASIC）

基于可重用芯粒（chiplet）的IP设计（SiP）
基于标准单元的IP设计（SoC）
基于定制单元的IP设计（ASIC）


2023-2024秋

第一章 绪论

54

清华大学集成电路学院 李刚宇

不同实现方式对灵活性、能效和开发效率的影响



2023-2024秋


第一章 绪论

49

清华大学集成电路学院 李刚宇

数字芯片的混合实现方式

结构化ASIC或平台ASIC
把FPGA和基于单元的处理器、可配置的PLL、I/O等）
完成了布局规划




2023-2024秋

第一章 绪论

50

清华大学集成电路学院 李刚宇

XCZU7EV FPGA




2023-2024秋

第一章 绪论

51

清华大学集成电路学院 李刚宇

简单FPGA布局




2023-2024秋

第二章 绪论

46

清华大学集成电路学院 李刚宇

简单的FPGA可配置逻辑单元




2023-2024秋

第二章 绪论

47

清华大学集成电路学院 李刚宇

数字VLSI的实现策略



2023-2024秋

第二章 绪论

48

清华大学集成电路学院 李刚宇

总结

把NMOS/PMOS作为开关构成CMOS逻辑门

- 互补逻辑门——上拉网络+下拉网络（**互补网络**）
- 逻辑门设计方法**

集成电路的各项性能指标与器件、互连的物理效应密切相关

数字集成电路技术现状

- 物理尺度：纳米级
- 数十亿级集成度，达到单片集成极限
- SoC=>Chiplet
- 3D时代开启

2023-2024秋

第一章 绪论

清华大学集成电路学院 李国宇 55

总结（续）

按照定制程度不同实现数字VLSI可以选用

- 全定制设计、基于标准单元库的设计、基于现场可编程门阵列（FPGA）的设计
- 它们的性能递减、设计周期递减、成本递减
- 硅IP复用的Chiplet模式

2023-2024秋

第一章 绪论

清华大学集成电路学院 李国宇 56

总结（续）

数字集成电路的设计技术现状

- 高度自动化
- 基于平台的设计方式
- 灵活、快速的设计方式更具有吸引力


2023-2024秋

第一章 绪论

清华大学集成电路学院 李国宇 57

耗尽

V_{GS} 增大




半导体衬底中开始感应出负电荷——p衬底中的表面空穴耗尽（空穴向远端排斥）。
栅下方出现耗尽区（电荷量为 Q_0 ）

耗尽

V_{GS} 继续增大

沟道区域的空穴被完全耗尽后，再增加电压，就会增加自由电子。




衬底耗尽区加宽， $|Q_0|$ 增加

强反型

沟道表面发生反型（电子浓度高于空穴浓度）。


强反型:反型区载流子（电子）浓度等于衬底掺杂浓度。



MOS场效应管原理

NMOS:

平板电容器结构



当 $V_G=0$, n-p-n结构，源漏之间截止

当 $V_G > V_T$ ，出现沟道，源漏之间导通

衬底与源、漏区之间的pn结应该始终保持反偏！

耗尽

MOS管的原理与一阶模型

MOS晶体管原理和阈值电压

速度饱和

沟道长度调制效应

手工分析模型

功函数差


$V_{GS}=0$

金属与半导体之间存在着功函数差（ Φ_{ms} ），通常金属的功函数小于半导体，有更多的电子，栅源短接时，电子会一部分流入半导体直至建立起内部电场达到平衡。

（功函数：把一个电子从费米能级移到真空所需的能量。）

$Q_{ms}=C_{ox}\Phi_{ms}$

C_{ox} ——栅氧化层电容



横向上n-p-n结构，漏和源之间截止

理想开关

$|V_{GS}| < |V_T|$

断开 (off) ($G=0$)

$R_{off}=\infty$ ($I_{off}=0$)

开关状态切换的延时=0

导通 (on) ($G=V_T$)

$R_{on}=0$ ($I_{on}=\infty$)

$|V_{GS}| > |V_T|$

源

漏

阈值电压公式

$$V_T = \phi_{ms} - 2\phi_F - \frac{Q_B}{C_{ox}}$$

考虑其它电荷后的阈值电压公式:

$$V_T = \phi_{ms} - 2\phi_F - \frac{Q_B}{C_{ox}} - \frac{Q_{ss}}{C_{ox}} - \frac{Q_i}{C_{ox}} \quad \text{氧化层中的表面电荷 } Q_{ss}(+) \quad \text{注入电荷 } Q_i \text{ (调节 } V_T)$$

$$\phi_{ms}, \phi_F, \frac{Q_{ss}}{C_{ox}}, \frac{Q_i}{C_{ox}} \text{ 为工艺参数}$$

Q_B 与衬底掺杂浓度（工艺参数）和衬底-沟道间的偏置电压有关。

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇


13

阈值电压

$$V_{GS} = V_T$$

强反型时的反型电

荷量 $Q_i = -2\phi_F C_{ox}$



$$Q_{ms} = -Q_{ms} C_{ox} \quad Q_B \text{ 是耗尽区电荷量}$$

$$\Phi_F, \text{ 费米电势}$$

$$\Phi_{ms}, \text{ 栅-半导体间的功函数差}$$

$$C_{ox} \text{ 是单位面积的氧化层电容}$$

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇

13

体效应

体效应（衬偏调制效应）:

- $V_{SG} \uparrow \Rightarrow |Q_B| \uparrow \Rightarrow V_T \uparrow$

$$Q_B = \sqrt{2q\epsilon_{Si} N_A} [-2\phi_F + V_{SB}]$$

$$V_T = V_{T0} + \gamma \left(\sqrt{|V_{SB} + (-2\phi_F)|} - \sqrt{|2\phi_F|} \right), \gamma = \frac{1}{C_{ox}} \sqrt{2q\epsilon_{Si} N_A}$$

(衬偏效应系数, 体系数, body factor)

$$V_{T0} = \phi_{ms} - 2\phi_F - \frac{Q_{B0}}{C_{ox}} - \frac{Q_{ss}}{C_{ox}} - \frac{Q_i}{C_{ox}}$$

2023-2024秋

第2章 MOS场效应晶体管

清华大学集成电路学院 李翔宇

16

幻灯片 16

LX2

V_{th}增加，说明衬底-沟道间的势垒上升，耗尽条件下衬底区变宽。


LX.V1

PMOS衬底掺杂浓度 (因为Q_B跟衬偏电压V_{th}成正比)

阈值电压

$$V_{GS} = V_T$$

阈值电压 (V_T): 发生强反型时的 V_{GS} .



第2章 MOS场效应晶体管


10

清华大学集成电路学院 李翔宇

沟道

一旦反型之后，再增加 V_{GS} ，就从源区补充电子，耗尽区宽度不再变化。此时耗尽区电荷的大小与衬底掺杂浓度和衬底偏置有关。

反型层使得S和D连通，称为沟道。当D-S之间存在电势差就可以形成电流。




第2章 MOS场效应晶体管

11


清华大学集成电路学院 李翔宇

MOS场效应管原理

NMOS:



当 $V_G > V_T$ ，出现沟道，源漏之间导通，当D-S之间存在电势差就可以形成电流。



2023-2024秋


第2章 MOS场效应晶体管

12

清华大学集成电路学院 李翔宇

速度饱和

- $\xi = V_{DS}/L$, L 减小, 较低的电压就可以达到临界电场 ξ_c
- 电子与空穴的饱和速度大致相同, 空穴的临界电场要稍高



2023-2024秋

第2章 MOS场效应晶体管

23 清华大学集成电路学院 李翔宇

修正电阻区电流公式

载流子漂移速度

$$v = \begin{cases} \frac{\mu_n \xi}{1 + \xi / \xi_c} & \xi \leq \xi_c \\ v_{sat} & \xi \geq \xi_c \end{cases} \quad \xi_c \geq \xi_c \quad (\text{连续性要求})$$
$$\xi_c = 2V_{sat} / \mu_n$$

电阻区 ($\xi \leq \xi_c$)

$$I_D = W \times Q_n(x) \times v(x)$$
$$= W \times C_{ox} (V_{GS} - V_T - V(x)) \left(\frac{\mu_n \xi(x)}{1 + \frac{\xi(x)}{\xi_c}} \right)$$
$$\xi(x) = \frac{dV(x)}{dx}$$

2023-2024秋

第2章 MOS场效应晶体管

24 清华大学集成电路学院 李翔宇

电阻区修正电流方程

$$I_D = \frac{\mu_n C_{ox}}{1 + (V_{DS} / \xi_c L)} \left(\frac{W}{L} \right) \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$
$$= k_n \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \kappa(V_{DS})$$

$$\kappa(V) = \frac{1}{1 + (V / \xi_c L)} < 1$$

速度饱和使得器件的电流变小。


2023-2024秋

第2章 MOS场效应晶体管

25 清华大学集成电路学院 李翔宇

I-V特性（一阶模型）

增强型NMOS的 I_D - V_{DS} 曲线




因为有效反型层进入饱和而
出现电流饱和。

2023-2024秋

第2章 MOS场效应晶体管

20 清华大学集成电路学院 李翔宇

PMOS管的I-V特性曲线



2023-2024秋

第2章 MOS场效应晶体管

21 清华大学集成电路学院 李翔宇

MOS管的原理与一阶模型

MOS晶体管原理和阈值电压

速度饱和

沟道长度调制效应

手工分析模型


2023-2024秋

第2章 MOS场效应晶体管

22 清华大学集成电路学院 李翔宇

体效应

随着衬底和源极之间的电势差的增大, 耗尽层电荷增多, 发生反型需要的 V_{GS} 升高。



2023-2024秋

第2章 MOS场效应晶体管

17 清华大学集成电路学院 李翔宇

NMOS管漏源电流方程

$$\begin{cases} I_D = -v_n(x) Q_n(x) W \\ Q_n(x) = -C_{ox} [V_{GS} - V_T(x) - V(x)] \\ v_n(x) = \mu_n E(x) = \mu_n \frac{dV(x)}{dx} \end{cases}$$
$$I_D dx = -v_n(x) Q_n(x) W dx = \mu_n C_{ox} W (V_{GS} - V_T - V) dV$$
$$\int_0^L I_D dx = \mu_n C_{ox} W \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$
$$I_D L = \mu_n C_{ox} W \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$
$$I_D = \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

2023-2024秋

第2章 MOS场效应晶体管

18 清华大学集成电路学院 李翔宇

长沟器件电流方程

截止区 ($V_{GS} = 0$) $I_D = 0$

电阻（线性）区 ($V_{GS} > V_T$, $V_{GD} > V_T$ 或 $V_{DS} < V_{GS} - V_T$)

$$I_D = k_n' \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

饱和区 ($V_{GS} > V_T$, $V_{GD} < V_T$ 或 $V_{DS} > V_{GS} - V_T$)

$$I_D = \frac{k_n' W}{2L} (V_{GS} - V_T)^2$$

$$k_n' = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}}$$

$$k_n = k_n' \frac{W}{L}$$

(增强型NMOS)

2023-2024秋

第2章 MOS场效应晶体管

19 清华大学集成电路学院 李翔宇

简化后的电流公式

电阻区: $I_{DS} = \mu_n C_{OX} \frac{W}{L} [(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}]$

速度饱和区: $I_{DSAT} = I_D (V_{DS} = V_{DSAT})$

$I_{DSAT} = \mu_n C_{OX} \frac{W}{L} [(V_{GS} - V_T)V_{DSAT} - \frac{V_{DSAT}^2}{2}]$

$= v_{sat} C_{OX} \frac{W}{L} (V_{GS} - V_T)$

I_{DSAT} - V_{GT} 成线性关系

速度饱和区VDSAT是一个工艺相关的常数，而长沟器件中的饱和电压VGT。

MOS管的原理与一阶模型


MOS晶体管原理和阈值电压

速度饱和

沟道长度调制效应

手工分析模型

$I_D - V_{GS}$




速度饱和的简化模型

近似假设: 1.速度突变

$v = \mu_n E$, 若 $E \leq E_c$
 $= v_{sat} = \mu_n E_c$, 若 $E \geq E_c$

2. V_{DSAT} 是一个常数: $V_{DSAT} \approx L E_c = \frac{L v_{sat}}{\mu_n}$

(对于 V_{GT} 较大时是合理的)



当 $V_{GT} > E_c L$, I_{VGT} 近似与 V_{GS} 成正比, 则阈值 V_{GT} 和 V_{DSAT} 公式、 V_{DSAT} 近似忽略。

LX6, 2016/6/18

速度饱和和电流公式

$v = v_{sat}$, $I_{DS} = I_{DSAT}$ 由连续性要求:


$$I_{DSAT} = v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = k_n \left[\frac{V_{GT}^2}{2} - \frac{V_{DSAT}^2}{2} \right] \kappa (V_{DSAT})$$

其中, $V_{GT} = V_{GS} - V_T$
 $\Rightarrow I_{DSAT} = \kappa (V_{GT}) I_{GT}$
 $\xi_c = 2 v_{sat} / \mu_n$

$\therefore \kappa (V_{GT}) < 1 \quad \therefore V_{DSAT} < V_{GT} = V_{DSAT}$ 长沟

V_{DSAT} 是短沟器件速度饱和和电阻区电流方程的临界 V_{DS} 值(拟合参数), 它小于沟道夹断情况对应的饱和电压。

长沟器件与短沟器件的 $I_D - V_{DS}$ 特性



饱和电流 vs. V_{GT}

$$I_D = v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = v_{sat} C_{ox} W (V_{GT} - \kappa (V_{GT}) V_{GT})$$
$$= v_{sat} C_{ox} W \frac{V_{GT}^2}{V_{GT} + \xi_c L}$$

$$\xi_c L \gg V_{GT}, \frac{V_{GT}^2}{V_{GT} + \xi_c L} \approx \frac{V_{GT}^2}{\xi_c L} = \frac{\mu_n}{2 v_{sat}} \frac{V_{GT}^2}{L}$$


$$I_{DSAT} = \frac{1}{2} \frac{W}{L} C_{ox} \mu_n V_{GT}^2$$

长沟, 二次关系

$$\xi_c L \ll V_{GT}, \frac{V_{GT}^2}{V_{GT} + \xi_c L} \approx \frac{V_{GT}}{1 + \xi_c L / V_{GT}} \approx V_{GT} - \frac{\xi_c L}{2} \frac{V_{GT}}{V_{GT}^2} = V_{GT} - \frac{\xi_c L}{2} \frac{V_{GT}}{V_{GT}^2}$$

短沟, 一次关系

α 律I-V曲线




2023-2024秋

第2章 MOS场效应晶体管

39 清华大学集成电路学院 李阳宇

统一（手工）计算模型



$$I_D = 0 \text{ for } V_{GT} \leq 0$$
$$I_D = k' \frac{W}{L} \left(V_{GT} V_{min} - \frac{V_T^2}{2} \right) (1 + \lambda V_{DS}) \text{ for } V_{GT} \geq 0$$


with $V_{min} = \min(V_{GT}, V_{DS}, V_{DSAT})$,
 $V_{GT} = V_{GS} - V_T$,
and $V_T = V_{T0} + \gamma (\sqrt{|-2\phi_F + V_{SB}|} - \sqrt{-2\phi_F})$

2023-2024秋

第2章 MOS场效应晶体管

36 清华大学集成电路学院 李阳宇

简单模型和精确模型




2023-2024秋

第2章 MOS场效应晶体管

37 清华大学集成电路学院 李阳宇

MOS管电容模型



MOS本征电容 = $C_{gs}WL$
对应栅极和衬底 (B) 或沟道 (C) 之间的电容。

2023-2024秋

第2章 MOS场效应晶体管


41 清华大学集成电路学院 李阳宇

沟道长度调制效应

当 V_{DS} 上升时，夹断点向源端移动（速度饱和时， V_{DS} 增大不会引起处于临界电场的点向源端移动，所以速度饱和情况下也存在类似效应。）

$$I_D = \frac{k'_n}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

λ ——沟道长度调制系数




2023-2024秋

第2章 MOS场效应晶体管

33 清华大学集成电路学院 李阳宇

短沟器件的电流-电压关系



2023-2024秋

第2章 MOS场效应晶体管

34 清华大学集成电路学院 李阳宇

MOS管的原理与一阶模型

- MOS晶体管原理和阈值电压
- 速度饱和
- 沟道长度调制效应
- 手工分析模型

2023-2024秋

第2章 MOS场效应晶体管

35 清华大学集成电路学院 李阳宇

纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

2023-2024秋

第2章 MOS场效应晶体管

63 清华大学集成电路学院 李海宇

影响迁移率的因素

- 随掺杂浓度增加而减小
- 随温度增加而减小
- 随沟道纵向、横向电场增加而减小
- 迁移率的纵向电场退化
- 迁移率的横向电场退化（速度饱和）
- 应力：张力增加电子迁移率，压力增加空穴迁移率。

2023-2024秋

第2章 MOS场效应晶体管

64 清华大学集成电路学院 李海宇

纵向电场引起的迁移率退化

- 纵向电场增大，反型层中的载流子的表面散射增加，迁移率减退。
- 短沟器件的栅氧厚度减小，沟道中的垂直电场变大
- 综合考虑纵向电场效应和横向电场效应的迁移率表达式

$$\mu_e = \frac{\mu_0}{1 + \theta_1 (V_{gs} - V_T) + \theta_2 (\sqrt{V_{gs} + 2\phi_F} - \sqrt{2\phi_F}) (1 + \theta_3 V_{ds})}$$
$$\theta_3 = \frac{1}{L_{eff}^2}$$
$$\theta_1, \theta_2 \text{ 是工艺系数}$$

2023-2024秋

第2章 MOS场效应晶体管

65 清华大学集成电路学院 李海宇

PN结漏电（续）

- 反偏pn结带带隧穿漏电 (Band-To-Band-Tunneling, BTBT Leakage)

纳米工艺中，p型halo注入的价带电子直接隧穿到n型漏端的导带——称为次表面带-带隧穿（sub-surface band-to-band tunneling, BTBT）。这是高反向电场时的反偏结泄漏电流的主要来源。


（《Nanometer CMOS ICs From Basics to ASICs, p41》）

2023-2024秋

第2章 MOS场效应晶体管

60 清华大学集成电路学院 李海宇

漏电流成分(小结)



纳米工艺下静态功耗的主要来源:

$$I_{sub} = I_0 \exp^{\frac{V_{gs} - V_{th}}{n k T}} \cdot \left(1 - \exp^{\frac{-V_{ds}}{k T}} \right)$$
$$I_0 \approx k_n \left(\frac{k T}{q} \right)^2 e^{q \phi_{ms}} \quad k_n = \mu C_{ox} \frac{W}{L}$$

$$I_{gate} = W A \left(\frac{V_{DD}}{t_{ox}} \right)^2 e^{-\phi_{ox}^{b_{ox}}} \quad I_{reverse} = A \cdot J_s \left(e^{\frac{q V_{ds}}{k T}} - 1 \right)$$

2023-2024秋


第2章 MOS场效应晶体管

61 清华大学集成电路学院 李海宇

NMOS管电流 I_{DS} 和 V_{GS} 的关系

当 $V_{GS} < 0$ 时，亚阈值泄漏电流变得很小，GIDL电流随着栅电压的进一步降低而快速上升，成为主要分量

- (1) 将栅电压降到很低的电位并不会减小总的泄漏电流；
- (2) 改变 V_{GS} 所能获得的最小电流由GIDL决定。
- (3) 图中两条曲线之间的差异反映了DIBL效应的影响， V_{DS} 增加会引起更大的亚阈值电流。



65nm工艺的NMOS常在70℃结温下 V_{GS} 分别等于0.1V和1V时的 I_{DS} - V_{GS} 的关系曲线

2023-2024秋

第2章 MOS场效应晶体管

62 清华大学集成电路学院 李海宇

栅极感应漏端漏电（Gate-Induced Drain Leakage, GIDL）


原因： $V_{GS} < 0$ 且漏端电位较高

栅极和漏极之间的强电场引起价电子隧穿到导带（表面带-带隧穿）流入漏极终端，产生的空穴流入衬底。（D-B电流）

影响因素

- I_D 随 t_{ox} 减小而增大，
- I_D 随 V_{DG} 升高而增大

一般在 $pA/\mu m$ 量级



2023-2024秋

第2章 MOS场效应晶体管


57 清华大学集成电路学院 李海宇

栅氧漏电流

原理：隧穿效应引起载流子通过绝缘层形成栅和沟道间电流。

导通状态整个沟道面积都存在泄漏电流，关断状态时，只有栅-源和/或栅-漏覆盖区才有。

PMOS大约比相应的NMOS的栅氧泄漏电流小一个数量级。



$$I_{gate} = W A \left(\frac{V_{DD}}{t_{ox}} \right)^2 e^{-B_{ox} \frac{V_{DD}}{t_{ox}}} \quad A, B \text{ 为工艺常数}$$

2023-2024秋

第2章 MOS场效应晶体管

58 清华大学集成电路学院 李海宇


pn结漏电流

反偏pn结反向电流

$$I_{DI} = J_s A \left(e^{\frac{V_{DD}}{k T / q}} - 1 \right)$$

A: 结面积
与漏区的面积、周长有关

$$J_s \sim 0.1 - 0.01 A / \mu m^2$$




2023-2024秋

第2章 MOS场效应晶体管

59 清华大学集成电路学院 李海宇

FinFET的设计挑战

- 量子化的晶体管尺寸 (W)：只能通过并联多个鳍增大W
- NMOS-PMOS的驱动能力接近
- 工艺扰动更大
- 老化问题：特别是不对称老化
- 栅电容增大——动态功耗增大（栅极引脚寄生电容更大）
- 版图设计的变化：
 - Metal1只能平行于栅的方向走线。
 - 版图层更加复杂
 - 区域化的设计规则
 - 3维结构有着更复杂的器件模型——SPICE model、版图设计、DRC与平面工艺有很大区别
- 加速自热效应，会产生热失控——立体结构、集成度提高，不利于芯片温度的控制



2023-2024秋

第2章 MOS场效应晶体管

79

837P17 79

LX10


自热效应导致功耗上升，过高的温度又引起电流泄漏增加，功耗产生更多热量

U. W. 2022/9/17

FinFET的等比例缩小


7nm工艺

- 有效沟道饱和（16nm）
 - 不随版图沟道长度减小而减小
- 更窄的鳍宽：减小fin pitch
- 更高的鳍高：同样面积有更大的W，可以减少鳍的数量



栅包围晶体管

- 基于纳米线(nanowire)的围栅晶体管 (Gate-All-Around FET, **GAA-FET**)
 - 沟道可以被更好地控制
- 三星和台积电用于其2nm节点



2023-2024秋

第2章 MOS场效应晶体管

80


清华大学集成电路学院 李翔宇

837P17 76

LX3

C: D/Gov/小, m=1+C/D/Gov
U. W. 2015/6/27

FinFET结构



立体 (3D) 结构晶体管


2023-2024秋

第2章 MOS场效应晶体管

74

清华大学集成电路学院 李翔宇

FinFET原理



(d)沟道分布情况

栅极对沟道的控制力更强。在平面晶体管中，栅极的作用无法影响远离栅极的泄漏通道；而在FinFET中，**体的三面被栅极包围，当鳍的厚度足够薄的时候，整个鳍全部受到栅极的控制。**

2023-2024秋


第2章 MOS场效应晶体管

75

清华大学集成电路学院 李翔宇

FinFET结构的优点

- 向上突起使得单位面积内的晶体管W增大
- 沟道与衬底间的接触面积减小，减弱了衬底相关的寄生效应
 - 漏电流减小
 - DIBL效应减小
 - 接近理想的S——n更↓UX3
- 减弱了短沟效应
- 沟道控制能力更强
- 沟道区只需要进行轻掺杂μ更高。
 - $\frac{I_{on}}{I_{off}}$ 增大



2023-2024秋

第2章 MOS场效应晶体管

76

清华大学集成电路学院 李翔宇

总结

- 🔗 MOS管的手工分析模型
 - 电阻区、饱和区、速度饱和区、亚阈值区
 - MOS电容：组成、影响因素 (W, L , 图形, 工作区, V_{GS}, V_{DS})
- 🔗 影响MOS管阈值的效应：
 - V_T (V_{BS}, V_{DS}, W, L, T)
- 🔗 影响迁移率的因素：
 - 横向电场 (V_{DS})、纵向电场 (V_{GS})、温度、应力

2023-2024秋

第2章 MOS效应晶体管

总结（续）


- 🔗 漏电流效应
 - 亚阈值、漏端漏电流 (pn结漏电流, BT-BT, GIDL)、栅漏电流 (隧穿电流)、.....
- 🔗 寄生电容：
 - 沟道电容、交叠电容、扩散电容
- 🔗 FinFET器件有更高的 I_{on}/I_{off}
- 🔗 GAA, 更高栅控制力

2023-2024秋

第2章 MOS效应晶体管

纳米片晶体管

🔗 纳米片(nanosheet)




可以提供连续可调的器件尺寸

2023-2024秋

第2章 MOS效应晶体管


MOS管形态展望



2023-2024秋

第2章 MOS效应晶体管

器件微型化方式的变迁



2023-2024秋

第2章 MOS效应晶体管

密勒效应

$$t_p = \frac{\Delta Q}{I} = \frac{C_{gd} \Delta V_{cap}}{C_{gd} \cdot 2\Delta V} = \frac{I}{I}$$

从输出端看, V_{out} 只变化了 ΔV
对地等效的电容 C_{eq} 有

$$\therefore t_p = \frac{C_{eq} \cdot \Delta V}{I} = \frac{C_{gd} \cdot 2\Delta V}{I} \therefore C_{eq} = 2C_{gd}$$


(**密勒**) 密勒电容

2023-2024秋

第3章 数字集成电路的速度

13 清华大学集成电路学院 李阳宇

扇出栅电容估算



$$C_{fanout} = C_{GSO3} + C_{GDO3} + \alpha C_{ox} (WL)_3 + C_{GSO4} + C_{GDO4} + C_{ox} (WL)_4$$
$$= 2C_{ox} W_3 L_3 + \alpha C_{ox} W_3 L_3 + 2C_{ox} W_4 L_4 + C_{ox} W_4 L_4$$
$$\approx C_{ox} W_3 L_{draw} + C_{ox} W_4 L_{draw}$$

2023-2024秋

第3章 数字集成电路的速度


14 清华大学集成电路学院 李阳宇

电容估计

集总电容模型:

- 单个电容: C_L
- V_{out} 和 GND 之间

漏电容 C_{gd12}
扩散电容 $C_{db1} + C_{db2}$
连线电容 C_w
扇出栅电容 $C_{g3} + C_{g4}$



反相器寄生电容
本征负载 (电容)
外部负载 (电容)

2023-2024秋

第3章 数字集成电路的速度

11 清华大学集成电路学院 李阳宇

漏电容估算

漏端沟道电容 (可忽略)


- $\alpha W L C_{ox}$, $\alpha \approx [0, 0.5]$

覆盖电容

- $C_{gd} = C_{GDOW}$
- 密勒效应

- $C_{gd} = 2 C_{gd}$

扩散电容 C_{db}



2023-2024秋

第3章 数字集成电路的速度

12 清华大学集成电路学院 李阳宇

等效电阻与电源电压

速度饱和情况下,

$$R_{eq} \propto \frac{V_{DD}}{I_{DSAT}} = \frac{W}{L} k' V_{DSAT} \left(V_{DD} - V_T - \frac{V_{DSAT}}{2} \right)$$

(忽略为长调制效应)

与 (W/L) 成反比;

电源电压下降至接近 V_T

时电阻会急剧增加;

V_{DD} 较小时, V_{DD} 影响较大;

$V_{DD} \gg V_T + V_{DSAT}/2$

时, $\frac{V_{DD}}{I_{DSAT}}$ 将趋于常数,


电阻与电压无关。

2023-2024秋

第3章 数字集成电路的速度

9 清华大学集成电路学院 李阳宇

延时和 V_{DD}




2023-2024秋

第3章 数字集成电路的速度

10 清华大学集成电路学院 李阳宇

反相器尺寸的设计



$$t_{pHL} = t_{pLH} \Leftrightarrow R_{eqn} = R_{eqp}$$

$$I_{DSATn} = I_{DSATp}$$
$$\mu_n C_{ox} \left(\frac{W}{L} \right)_n (V_{DD} - V_{tn} - V_{DSATn} / 2) = \mu_p C_{ox} \left(\frac{W}{L} \right)_p (V_{DD} - V_{tp} - V_{DSATp} / 2)$$

假设 $V_{tn} = V_{tp}$, $V_{DSATn} = V_{DSATp}$, 有

$$\left(\frac{W}{L} \right)_n = \mu_p \left(\frac{W}{L} \right)_p \Leftrightarrow \left(\frac{W}{L} \right)_p : \left(\frac{W}{L} \right)_n = \mu_n : \mu_p$$

纳米工艺中实际的PMOS/NMOS比值通常取2（略小于电子和空穴的迁移率之比），随着工艺进步此值在逐渐减小，本课程中如无特殊说明，**对称反相器的Wp:Wn=2**

2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李旭宇

18

尺寸比例的优化（续）

如果允许逻辑门的上升延时比下降延时稍大些，就可以减小PMOS管的尺寸，从而显著降低电容，使平均延时减小，也减小了功耗。

但减小PMOS管，

- 若某些路径每个门都是按较坏的方向翻转，那么这些路径的延时将比平均延时慢；
- 减小PMOS管的尺寸会降低低门翻转为高电平的阈值，从而降低噪声容限。

2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李旭宇

19

输入信号斜率的影响

考虑输入信号有一定翻转时间的真实情况

晶体管并不是从输入信号变化开始立即导通， V_{GS} 从 V_T 到 V_{DD} 的过程中放电电流随着输入信号增加而增大

PMOS和NMOS同时导通的时间内存在电源至地的电流，会影响充（放）电总电流

t_r 随着翻转时间（对应于前级电路输出信号的 t_r ）的增加而增大

2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李旭宇

20


幻灯片 16

a15

本图忽略衬底漏电流的影响，忽略衬底漏电流的影响，努力延时与外部负载电容无关，努力延时与外部负载电容无关，努力延时与外部负载电容无关。

努力延时与外部负载电容无关，努力延时与外部负载电容无关，努力延时与外部负载电容无关。

尺寸比例的优化



2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李旭宇

17

幻灯片 17


a30

平均传播延时由上拉电流驱动下拉负载电容的平均值决定，反映了电路的延迟性能。是一个人为定义的延时，实际电路的传输延时是tpHL，那么是tpLH，一般我们下，它的时间是tpHL和tpLH的平均值，即tpHL+tpLH/2。在平衡负载电容的情况下，tpHL和tpLH的平均值就是tpHL+tpLH/2。在平衡负载电容的情况下，tpHL和tpLH的平均值就是tpHL+tpLH/2。

努力延时与外部负载电容无关，努力延时与外部负载电容无关，努力延时与外部负载电容无关。

负载电容

$$C_L = C_{gd1} + C_{gd2} + C_{dh1} + C_{dh2} + C_{g3} + C_{g4} + C_{w}$$
$$= 2C_{GDOH}W_1 + 2C_{GDOH}W_2 + AD_1C_{eqdn} + PD_1C_{eqsn}$$
$$+ AD_2C_{eqdp} + PD_2C_{eqsp} + C_{ox}W_3L_{draw} + C_{ox}W_4L_{draw} + C_w$$



负载电容主要和晶体管的尺寸和负载管的尺寸有关；

版图设计中要尽量减小漏区的面积和周长；

纳米工艺中，Ceq以底极电容为主，近似与W成正比

2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李旭宇

15


幻灯片 15

a32

在手工分析中，做如下假设：1.忽略衬底漏电流；2.假设衬底漏电流是一个常数，即衬底漏电流与晶体管的面积成正比——总之，假设衬底漏电流与W成正比。

努力延时与外部负载电容无关，努力延时与外部负载电容无关，努力延时与外部负载电容无关。

门延时的组成



$$t_p = 0.69R_{eq}(C_{int} + C_{ext})$$

$$= 0.69R_{eq}C_{int} + 0.69R_{eq}C_{ext}$$

$$= t_{p0} + t_{effort}$$

本征延时 努力延时

与W成正比


2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李旭宇


16

并联MOS管的等效电阻



- 并联MOS管的源漏端电位相同，A=B=0时导通电阻相同，总的等效电阻相当于两个电阻并联
- 传播延时与输入向量有关
- 最坏情况——A和B只有一个为0， $t_{pLH}=0.69R_pC_L$ 和反相器相同
- 最好情况： $t_{pLH}=0.69(R_p/2)C_L$

串联MOS管的等效电阻




- 堆叠效应：电阻串联
- 一阶近似：两管导通电阻相同
- 最坏情况： $R_{eq}=2R_n$


堆叠效应的再讨论

- 两个MOS管串联后A管的 V_{GS} 和 V_{DS} 都减小了，在电源电压较低时A管的饱和深度将减弱。
$$I_{DSAT} = \mu_n C_{ox} \frac{W}{L} \frac{V_{GS}^2}{2} (1 - \kappa(V_{GT})) = \mu_n C_{ox} \frac{W}{L} \frac{V_{GS}^2}{2} \frac{V_{GT}}{V_{GS} + V_{GT}}$$
当 $V_{GS}=V_{DD}=1.2V$, $V_{GT}=1.3V$ 时，与反相器相比，各管 W/L 保持不变两管串联相当于 L 增大2倍， $V_{GS}=2.6V$ ，设 $V_{GT}=0.95V$ ，串联后的 I_{DSAT} 是原值的63%（约2/3）——大于50%
- 由于体效应的存在，A管的 V_T 大于B管，A管的导通电阻略大。

复杂逻辑门的传播延时




RC树的延时



- 路径电阻：源点和任何节点之间存在一条唯一的电阻路径，路径总电阻 R_{ij}
- 共享路径电阻： $R_{ik} = \sum R_j \Rightarrow (R_j \in [path(s \rightarrow i) \cap path(s \rightarrow k)])$


- 仅一个输入节点；
 - 所有电容都是对地电容；
 - 无电阻回路。
- Elmore延时近似源点到点的时间常数：
N个节点电容的初态都是 V_{DD} ， $t=0$ 时在节点s上加一个1-0阶跃输入。节点i处的Elmore延时等于：
$$\tau_{Di} = \sum_{k=1}^N C_k R_{ik}$$

RC链的Elmore 延时



$$\tau = \sum_{i=1}^N C_i \left(\sum_{j=1}^i R_j \right) = \sum_{j=1}^N C_j R_{ji} = \sum_{j=1}^N C_j \cdot i \cdot r \approx \frac{N(N+1)}{2} RC = \frac{N+1}{2} RC \sim O(N^2)$$

输入信号的上升-下降时间的影响



——SPICE仿真的输入斜率对CMOS反相器的延时的影响 [2]


本征延时与扇入的关系

n扇入NAND门：NMOS尺寸是标准反相器的n倍—— $R_{eq} \sim 1/n$ ，PMOS尺寸与标准反相器相同，

$$t_{pHL} = 0.69R_1 \cdot (nC_{dp} + C_{dn})$$
$$= 0.69R_1 \cdot (n \cdot 2C + nC)$$
$$= n \cdot 0.69R_1 \cdot 3C$$
$$\text{本征电容} \sim n\text{倍}$$

$$t_{pHL} = 0.69 \frac{R_1}{n} \cdot (C_1 + 2C_2 + \dots + (n-1)nC + nC)$$
$$= 0.69 \frac{R_1}{n} \cdot (nC + 2nC + \dots + (n-1)nC + n \cdot (3nC))$$
$$= 0.69R_1 \left(\frac{n^2}{2} + \frac{5}{2}n \right) C$$
$$\text{内部节点电容的影响} \sim O(n^2)$$

本征延时与扇入的关系



应避免一个门的扇入超过4。

$$t_p = a_1FI + a_2FI^2 + a_3FO$$

电容的手工分析简化模型

1. 在STTI工艺下，侧壁电容可以忽略，并假设所有晶体管的有源区L方向的宽度相同，因此近似认为**扩散区电容与W成正比**。
2. 相同尺寸的NMOS和PMOS的寄生电容相同。
3. 不考虑源极覆盖电容和沟道电容
4. 假设串联晶体管之间的有源区共享，**扩散区电容相当于一个晶体管的扩散区电容**。
5. 并联晶体管间或不同类型的晶体管间有源区不共享，总的扩散区电容等于两部分电容之和。
6. 对于2管堆叠的情况可以忽略内部节点电容对延时的影响；但是当堆叠晶体管数增加时就必须考虑分布电容的影响了。

复杂门晶体管尺寸的确

- 反相器中：我们以使得不同翻转方向的最大延时最小为标准，设计对称反相器，即使得上升延时=下降延时。
- 复杂逻辑门：采用同样的标准，则应使各种情况下的最坏延时相同，即**最大上升延时=最大下降延时**

复杂门的电容估计

$$C_L = C_{db2} + C_{db3} + C_{db4} + 2C_{gd2} + 2C_{gd3} + 2C_{gd4} + C_{ext}$$
$$C_{gd} \text{ 要考虑密勒效应}$$
$$\text{由于阈值损失的存在，实际的密勒效应系数小于2}$$
$$C_{int} = C_{db1} + C_{s2} + 2C_{gd1} + 2C_{gs2}$$

对于2管堆叠的情况可以忽略内部节点电容对延时的影响；
但是当堆叠晶体管数增加时就必须考虑分布电容的影响了。

考虑扇入对延时的影响

分布 RC模型 (E lmore 延时)

$$t_{pHL} = 0.69(R_1C_1 + (R_1 + R_2)C_2 + (R_1 + R_2 + R_3)C_3 + (R_1 + R_2 + R_3 + R_4)C_4)$$

注意：E lmore公式的前提是**所有电容初始电荷都等于VDD**

一阶手工分析模型

设计阶段进行简单的手工分析时，只考虑一阶近似

忽略输入信号翻转时间对延时的影响（阶跃响应）

对于低扇入逻辑门忽略内部节点电容的影响，采用集总模型——只考虑输出节点处的电容
忽略堆叠效应对晶体管等效电阻的影响，假设所有相同尺寸的晶体管具有相同的 R_{eq} ， R_{eq} 和 W/L 成反比，输入电容与扩散区电容和 W 成正比，且单位尺寸的n管和p管的电容相等。

2023-2024秋

第3章 数字集成电路的速度
李翔宇

延时模型

CMOS反相器的延时

复杂逻辑门的延时模型

手工分析延时模型


自动化工具的延时模型

2023-2024秋

第3章 数字集成电路的速度
李翔宇

非线性延时模型（NLDM）


$$t_p = f_1(\text{transition_time}_m, \text{load})$$
$$\text{transition_time}_{out} = f_2(\text{transition_time}_m, \text{load})$$



2023-2024秋

第3章 数字集成电路的速度
李翔宇

延时与输入图形的关系



2023-2024秋

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

幻灯片 35

Li Xiangyu, 2020/9/24
Li Xiangyu, 2020/9/24
Li Xiangyu, 2020/9/24
out上升沿延迟 A延时只有一个1->0时，A=1下降沿延迟的中间节点电容也要放电，所以A=1->0的延时比B=1下降沿的延迟大。
A延迟，下降沿延迟中间节点的电容也要放电，所以延时比0->1时小。
A延时变化需要A、B同时打开才开始放电，|f(A)=1, B=0|只靠B打开需要放电，由于体效应，A延时下降沿的VT，所以A延时0->1延时较大。
Conclusion: Estimates of delay can be fairly complex - have to consider internal node capacitance and the data patterns.
Li Xiangyu, 2020/9/24

精确分析逻辑门时序时应当考虑

1. 充电电的等效电阻是多少？
2. 内部节点的电容如何充电？
3. 串联管子中哪个阈值电压较高？
4. 必要时采用Elmore延时公式

补充：内部节点电容的初始状态会对传播延时产生影响，而内部节点电容的状态与逻辑门的历史输入有关。

复杂逻辑门的延时计算非常复杂，模拟中必须小心模拟最坏情形，还必须考虑内部节点的状态

2023-2024秋

第3章 数字集成电路的速度
李翔宇

延时模型

CMOS反相器的延时

复杂逻辑门的延时模型

手工分析延时模型

自动化工具的延时模型

2023-2024秋

第3章 数字集成电路的速度
李翔宇

2023-2024秋

第3章 数字集成电路的速度
李翔宇

第3章 数字集成电路的速度

第3章 数字集成电路的速度

清华大学集成电路学院 李翔宇

36

537页 46

CMOS逻辑门的延时特性


- 本征延时
- 努力延时

537页 48

NLDNM方法能消除输入驱动时间对门延迟的影响而给出仅由电路结构决定的延时值。求取延时值时，电路中的延时值能求取更准确。如图所示，A端和Y端的驱动电路输入信号延时时间对输出延时时间的影响。A端延时时间，x-y图中每个小格代表延时一种情况。延迟在三张图中每一个小格，延迟的延时和门延迟为延迟的总延时。图中所示，延迟的延时值能求取更准确。求取延时值时，电路中的延时值能求取更准确。求取延时值时，电路中的延时值能求取更准确。

尺寸系数

尺寸系数S：逻辑门晶体管尺寸（W/L）相对于单位尺寸（具有与参考反相器相同的驱动能力）的比例。



本征延时的性质

97

$$\begin{aligned} \therefore t_{p0} &= 0.69 R_{eq} C_{int} \\ R_{eq} &\propto 1/S, C_{int} \propto S \\ \therefore t_{p0} &= 0.69 R_{eq} C_{int} = 0.69 \frac{R_{eq}}{S} \cdot S C_{int} \equiv 0.69 R_{eq} C_{int} \end{aligned}$$


给定逻辑门的本征延时是一个常数，不随逻辑门的尺寸而改变。
增大逻辑门的尺寸在减小驱动电阻的同时却增大了本征电容，因此不能减小逻辑门的本征延时。

不同逻辑门的本征延时

● 本征延时由单位尺寸时逻辑门的输出电阻和本征电容决定。

● 不同逻辑门的本征延时不同。

R_o：单位尺寸NMOS的
导通电阻
C_i：单位尺寸MOS管的
本征电容



$$t_{p0} = 0.69 R_o 3 C_i \quad t_{p0} = 0.69 R_o 6 C_i \quad t_{p0} = 0.69 R_o 6 C_i$$

归一化本征延时（p）

● 意义：归一化后消除了工艺因素的影响（与R_oC_i的具体数值无关，仅反映逻辑门结构和倾斜情况的因素）

$$p = \frac{t_{p0gate}}{t_{p0inv}} = \frac{R_{eq} C_{int}}{R_{eqinv} C_{intinv}}$$

- 计算：
- 相同驱动能力下的本征电容之比。

复合电流源模型

复合电流源(Composite Current Source, CCS)模型和有效电流源模型(Effective Current Source Model, ECSM)

● NLDM的缺点：

- 未考虑互连线电阻
- 未考虑负载端的密勒效应
- 无法适应电压变化（不能满足低压和多电压设计的要求）


● 电流源模型：采用电流源等效

- 驱动电流/输出电压波形 vs. (t_r, load)模型
- 负载模型：分段模型

- 延时模型
- CMOS逻辑门的延时特性
- 速度优化

数字集成电路的速度

不同逻辑门的本征时间常量



2023-2024秋

第3章 数字集成电路的速度

54

逻辑努力

逻辑努力 = $\frac{\text{逻辑门的本征时间常量}}{\text{对称反相器的本征时间常量}}$
(logical effort)

通常用g表示: $g = \frac{\tau_{gate}}{\tau_{inv}} = \frac{R_{gate}C_{gate}}{R_{inv}C_{inv}}$


上拉输出电阻对应的逻辑努力称为上拉逻辑努力;
下拉输出电阻对应的逻辑努力称为下拉逻辑努力;
每个逻辑门的输入端有自己对应的上拉逻辑努力和下拉逻辑努力。

2023-2024秋

第3章 数字集成电路的速度

55

不同逻辑门的逻辑努力



2023-2024秋

第3章 数字集成电路的速度

56

逻辑门的延时

逻辑门的传播延时

$$t_p = 0.69R_d(C_{int} + C_{ext}) = t_{p0} + t_{diff}$$

本征延时 努力延时

本征延时:

与逻辑门的尺寸(S)无关

努力延时:

$t_{diff} = 0.69R_d C_{ext} / S$

C_{int} — 本征电容
 C_{ext} — 外部负载电容
 R_d — 等效输出电阻
 S — 单位尺寸逻辑门的等效输出电阻
 S — 尺寸系数


2023-2024秋

第3章 数字集成电路的速度

51

问题:

从提高速度出发, 应该如何确定逻辑门的尺寸?



$$t_p = t_{p01} + 0.69R_{d1}C_{g2} + t_{p02} + 0.69R_{d2}C_L$$
$$= t_{p01} + 0.69R_{d1}C_{g2}S_2 + t_{p02} + 0.69R_{d2}C_L/S_2$$

2023-2024秋

第3章 数字集成电路的速度

52

本征时间常量

$$t_p = t_{p01} + 0.69R_{d1}C_{g2}S_2 + t_{p02} + 0.69R_{d2}C_L/S_2$$

当两级门的努力延时相等时 t_p 取最小值, 对应的

$$S_{2opt}^2 = \frac{R_{d2}C_L}{R_{d1}C_{g2}} \quad t_{pmin} = t_{p01} + t_{p02} + 2 \times 0.69 \sqrt{R_{d1}C_{g2}R_{d2}C_L}$$
$$= t_{p01} + t_{p02} + 2 \times 0.69 \sqrt{R_{d1}C_{g2}R_{d2}C_L}$$

$$R_d C_g = \frac{R_d}{S} S C_{gn} = R_d C_{gn} \triangleq \tau \quad \text{本征时间常量}$$

R_d 和 C_{gn} 是逻辑门自身的属性, 由电路结构、工艺参数决定。


2023-2024秋

第3章 数字集成电路的速度

53

p的计算

等效输出电阻相同



2023-2024秋

第3章 数字集成电路的速度

49
清华大学集成电路学院 李海平

CMOS逻辑门的延时特性

本征延时


努力延时

2023-2024秋

第3章 数字集成电路的速度

50
清华大学集成电路学院 李海平

逻辑努力计算举例



小结


- 逻辑电路性能优化要在本级的逻辑延时（性能）与前一级的逻辑延时（代价）之间寻求平衡。
- 不同结构的逻辑门在性能方面具有不同的“性价比”。
- 逻辑努力是逻辑门性价比的指标，它与工艺、尺寸因素无关，完全取决于电路结构。
- 复杂逻辑门往往具有更大的逻辑努力。

- 延时模型
- CMOS逻辑门的延时特性
- 速度优化

第三章

数字集成电路的速度

归一化门延时




逻辑努力的意义

- 含义:**
 - 表示某种逻辑门在负载效应和驱动能力的比值上与反相器之间的差异;
 - 是门努力对等效扇出的敏感程度。
 - 影响整个逻辑路径的最小传播延时;
- 性质:**
 - 与逻辑门的尺寸、工艺参数、版图情况无关
 - 只与逻辑门的拓扑结构有关
- 可以作为**逻辑门性能优劣的评价指标**。
- 逻辑努力越小越好。

逻辑努力的计算

- 第一步: 设计晶体管尺寸, 使逻辑门的驱动能力 (通常考虑最坏情况) 与参考反相器相同;
- 第二步: 计算输入电容与参考反相器的输入电容之比。



逻辑努力的含义

- 等效输出电阻体现驱动能力: R_o 越小输出电流越大, 驱动能力越强; 输入电容是对前级电路的负载。
- 本征时间常量表示了单位驱动能力对输入电容或单位输入电容对应的驱动能力。
- 逻辑努力是消除了工艺因素后的相对的本征时间常量。
- 逻辑努力的物理意义:** 表征不同逻辑门结构的驱动能力和产生的负载效应间的关系。
 - 单位驱动能力对应的负载效应的 (相对于反相器) 大小
 - 单位输入电容对应的驱动能力的 (相对于反相器) 大小

努力延时与逻辑努力

$$t_{effort} = 0.69 R_d C_{ext} = 0.69 \frac{R_d C_g C_{ext}}{C_g} = 0.69 \tau \frac{C_{ext}}{C_g}$$
$$\frac{C_{ext}}{C_g} \triangleq f \text{ —— 等效扇出 (电气努力), 简称为扇出}$$
$$t_{effort} = 0.69 \tau f$$

设参考反相器的本征延时: $t_{p0} = 0.69 R_d C_{minv}$

$$t_{effort} = \frac{\tau_{gate}}{\tau_{inv}} \frac{f}{\gamma} t_{p0} = t_{p0} \times g \frac{f}{\gamma}$$

$\gamma \triangleq \frac{C_{minv}}{C_{pmv}}$

自载系数 (与工艺和版图有关), 典型值=1。

归一化门延时

逻辑门传播延时 $t_{pgate} = 0.69 R_d C_m + 0.69 \tau_{gate} f$

归一化本征延时: 设 $0.69 R_d C_m = p, t_{p0}$

$$t_{pgate} = p t_{p0} + g \frac{f}{\gamma} t_{p0} = t_{p0} (p + g \frac{f}{\gamma})$$

归一化门延时: $d = p + h \gamma = p + g f \gamma$

门努力 (gate effort)

逻辑路径的延时模型

N级逻辑门组成的逻辑路径（归一化）延时：

$$D = \sum_{i=1}^N (p_i + g_i \cdot f_i / \gamma) = \sum_{i=1}^N (p_i + h_i / \gamma)$$

第*i*级的努力: $h_i = g_i f_i$

路径电气努力: $F = C_L / C_{g1} \cdot \prod_{i=1}^N \frac{C_{g2}}{C_{g1}} \cdot \frac{C_{g3}}{C_{g2}} \cdots \frac{C_L}{C_{gN}} = \frac{C_L}{C_{g1}}$

路径逻辑努力: $G = g_1 g_2 \cdots g_N$

路径努力:

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GF$$

尺寸优化问题

设每级逻辑门的尺寸系数为 s_i , 优化 s_i 使得 D 最小:

$$D = \sum_{i=1}^N (p_i + h_i / \gamma) \quad H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GF$$


与 s_i 无关 与 s_i 有关 常数

最小延时条件: $h_1 = h_2 = \cdots = h_N = h$

$$\hat{D} = \sum_{j=1}^N \frac{p_j + \frac{N(\sqrt[N]{H})}{\gamma}}{\gamma} \quad f_i = h / g_i$$

$$\text{或 } t_{pmin} = t_{p0} \left(\sum_{j=1}^N \frac{p_j + \frac{N(\sqrt[N]{H})}{\gamma}}{\gamma} \right)$$

反相器链的优化



$$g_i = 1, i = 1, 2, \dots, N, f_i = F^{1/N}$$


每级放大 f_i , 具有相同的等效扇出 f_i :

$$C_{gm,j} = \sqrt[N]{C_{gm,j-1} \cdot g_{m,j+1}}$$

反相器链最小延时:

$$t_p = N t_{p0} \left(1 + \sqrt[N]{F / \gamma} \right)$$

False-path



- 当 $B=0$ 时, $Z=0$ (与A、C、D无关), 电路的关键路径就是路径2;
- 当 $B=1$ 且 $A=1$ 时, $Z=0$ (与C、D无关), $A=0$ 时, $Z=1$ (与C、D无关), 关键路径为路径1;
- 经过C、D的所有路径都是根本不会有信号经过的, 如路径3, 这样的路径称为**虚假路径 (false path)**。
- 最大传播延时等于4tgate

结论

- 组合逻辑电路的性能优化是对一条条逻辑路径的优化。
- 电路优化时不需要对每一个逻辑路径和每一个逻辑门都进行优化, 关键在于优化关键路径。
- 逻辑的延时与输入图形有关, 关键路径只有在特定的输入图形下才被激活。


速度优化

- 关键路径
- 逻辑路径的优化
- 电路级优化
- 逻辑结构优化

速度优化


- 关键路径
- 逻辑路径的优化
- 电路级优化
- 逻辑结构优化

关键路径



- 时序路径: 两级寄存器间的信号传输路径,
 - 起点: 时钟信号、原始输入
 - 终点: 时序单元的数据输入端、原始输出
- 时序路径由时序弧组成
 - 逻辑门时序弧
 - 互连线时序弧
- 时钟频率由路径延时最长、时序路径决定 (关键路径) 一个组合逻辑块中的延时最长的路径是其关键路径

关键路径的计算




- 时序弧延时和信号翻转方向有关, 不同方向取值可能存在差别
 - 时序弧的延时和上一级时序弧输出信号的翻转斜率有关
 - 时序路径延时和输入图形有关
 - 所有情况下延时最长的路径为关键路径
- 时序路径B-C: b1-b2-a5
路径B-C (A=0)
 $t_{pB\uparrow} = t_{a1\uparrow} + t_{a2\downarrow} + t_{a3\downarrow} + t_{a4\downarrow} + t_{a5\downarrow}$
 $t_{pB\downarrow} = t_{a1\downarrow} + t_{a2\uparrow} + t_{a3\uparrow} + t_{a4\uparrow} + t_{a5\uparrow}$
A=1时C=1, 延时=0

结构	传播延时
基于8输入逻辑门的结构	6.2ns
基于4输入逻辑门的结构	5.24ns
基于2输入逻辑门的结构	3.19ns

大扇出逻辑门的优化


插入缓冲器将扇入与扇出隔离



大扇入逻辑门的优化技术2

优化晶体管的次序：

- 最迟到达的输入信号应当作为内层输入（放在接近输出端处）




延时由C_L, C₁和C₂的放电时间决定

延时由C_L的放电时间决定

大扇入逻辑门的优化技术3

改变逻辑结构（控制最大扇入）



速度优化

- 关键路径
- 逻辑路径的优化
- 电路级优化
- 逻辑结构优化

大扇入逻辑门的优化技术1


增大串联网络中外侧

晶体管尺寸

分布 RC网络

M1 > M2 > M3 > ... > MN
(最靠近输出端的晶体管尺寸最小)

可以使延时减少20% 以上；
但实际版图由于不规则，
需要把晶体管的距离拉开，
从而使内部电容增加，抵消了收益。



总结（续）

逻辑门延时(续)：

- 对于复杂逻辑门
- 要考虑内部节点电容的影响
- 与扇入有关（平方关系）、与输入图形有关
- 逻辑努力反映了逻辑门相同驱动能力下对前级负载的大小，和晶体管的尺寸无关，与逻辑门的类型有关。
- $D=h+p$ —— p 与尺寸无关，速度优化的条件是 $h=4$ ， $N=\log_4 H$

逻辑门的延时优化

- 多管堆叠时逐级增大晶体管管尺寸
- 非对称逻辑门
- 关键信号优化
- 减小扇入


总结（续）

逻辑结构的速度优化

- 关键是优化关键路径（路径延时与输入图形和输入信号翻转方向有关）
- 电路级优化：
 - 插入缓冲级和优化（尺寸优化）
 - 逻辑门优化
- 逻辑级优化：逻辑重构、输入重排、减小扇入、调整关键路径逻辑、流水线与重定时
- 结构优化：参见数据通路部分


逻辑级优化(2)

- 减少关键路径上逻辑门的扇出（负载）



逻辑级优化(3)

- 将最迟到达的信号放到接近输出端处



总结

延时估算的基本模型：RC网络和Elmore延时公式

- 等效电阻法和等效电流法
- 注意电容的密勒效应
- 逻辑门延时：
 - t_p 随 V_{DD} 增大减小，但是当 V_{DD} 非常大时并不敏感
 - $t_p \sim C_L V_{DD} / (V_{DD} - V_T - V_{DSAT}/2)$ （速度饱和）
 - 延时与输入信号斜率有关，近似为线性关系

关键翻转方向的优化

采用不对称逻辑门

- 具有不同上升和下降时间的不对称逻辑门（Skewing Gate），使关键翻转方向的传播延时下降。
- HI-skew gates 有利于输出上升（减小nMOS）
- LO-skew gates 有利于输出下降（减小pMOS）
- 但是会使另一个方向的翻转变慢
- 减小输入关键信号的输入管尺寸


如Reset很少发生时，

可减少输入管A的尺寸，增大reset管尺寸，以减少A的输入电容。

$$9A = 10/9 (< 4/3)$$

$$p = 13/9 (< 6)$$

同时缩小p管尺寸，减小负载电容



速度优化

关键路径

逻辑路径的优化


电路级优化

逻辑结构优化

逻辑级优化(1)

优化逻辑深度

- 技术：重组结构、流水线、重定时、工艺映射



现已有很好的逻辑综合工具

短路电流



在门翻转的过程中有一段时间内上拉网络和下拉网络同时导通, 产生电源到地的直接通路 (短路), 引起**短路电流**。




图 10.1.1 (CMOS 输入级和输出级) 短路电流 (续图 10.1.1) 短路电流 i_{sc} 随输入电压 V_{in} 的变化

2023-2024 秋

第 4 章 数字集成电路的功耗

清华大学集成电路学院 李海宇


8

清华大学集成电路学院 李海宇

动态或虚假翻转



非零延时造成的动态故障 (dynamic hazard) 或毛刺 (glitch) 会引起虚假翻转, 造成额外的功耗。



2023-2024 秋

第 4 章 数字集成电路的功耗

8

清华大学集成电路学院 李海宇

CMOS 逻辑门的功耗



动态功耗

- 充放电功耗
- 直流通路引起的功耗



静态功耗

2023-2024 秋

第 4 章 数字集成电路的功耗

清华大学集成电路学院 李海宇

2023-2024 秋

第 4 章 数字集成电路的功耗

清华大学集成电路学院 李海宇

11

静态功耗




电路静态时存在的功耗, 由静态漏电流引起

- 亚阈值漏电流—— I_{SUB}
- 栅极漏电流—— I_{GSD}
- 漏极泄漏电流 (次表面 BTBT 漏电流, GIDL)—— I_{LEAK}

影响静态功耗的因素

- V_T 、温度、电源电压
- 器件尺寸:
 - W/L , WL , 有源区面积
 - 近似与逻辑门尺寸系数成正比



2023-2024 秋

第 4 章 数字集成电路的功耗

清华大学集成电路学院 李海宇

2023-2024 秋

第 4 章 数字集成电路的功耗

清华大学集成电路学院 李海宇


12

短路功耗最小化



在整个电路层次上, 使**输入和输出信号的上升/下降时间匹配**来减小短路电流功耗。对一个门即要求它的输入和输出上升时间相等。

与输入输出上升/下降时间比率及电源电压的关系




2023-2024 秋

第 4 章 数字集成电路的功耗

清华大学集成电路学院 李海宇

13

短路电流功耗



1. 短路电流功耗和输入/输出的翻转速率有关;

2. I_{peak} 与器件的尺寸成正比;

3. 每次逻辑门翻转 (无论什么方向) 都会产生短路电流功耗。

2023-2024 秋


第 4 章 数字集成电路的功耗

清华大学集成电路学院 李海宇

11

NAND3门的静态功耗

40nm工艺, $V_{DD} = 1.1V$



2023-2024秋

第4章 数字集成电路的功耗

20 清华大学集成电路学院 李刚宇

5/27 片 20

LX11 M1漏极同时存在亚阈值漏电流BTBT漏电流, 导致PDP MOS管存在亚阈值漏电流
U.X. 2022/10/17
LX12 堆叠效应导致器件1的亚阈值漏电流减小, BTBT漏电流不大, 总电流 $2.1+0.48+2.83+1.2$
U.X. 2022/10/17
LX13 漏极漏电流在衬底电势接近于零时外, 所以亚阈值漏电流比第一级略大, 漏极漏电流比第一级略大, 因此BTBT漏电流大, 所以总漏电流大
U.X. 2022/10/17

堆叠效应对亚阈值漏电的影响 (续)

两个截止的MOS管堆叠, 由于亚阈值漏电流的存在, 各自的源漏两端都会产生压降, 减小了上方NMOS管的 V_{GS} 、 V_{BS} 和 V_{DS} , 漏电流的值小于没有堆叠的情况。

由于体效应, V_{SB} 的提高 会增加 V_T

由于DIBL, V_{DS} 的减小会增加 V_T

2023-2024秋


第4章 数字集成电路的功耗

17 清华大学集成电路学院 李刚宇

堆叠效应对亚阈值漏电的影响 (续)

堆叠效应

40nm 工艺, $W/L=120nm/40nm$ 的截止NMOS管堆叠后的泄漏电流 (SPICE仿真结果)




2023-2024秋

第4章 数字集成电路的功耗

18 清华大学集成电路学院 李刚宇

NAND3门的静态功耗 (续)

栅极漏电流



总的栅极泄漏电流可达到4.2pA, 已超过了亚阈值漏电流。

2023-2024秋

第4章 数字集成电路的功耗


21 清华大学集成电路学院 李刚宇

逻辑门的亚阈值漏电功耗

若只考虑亚阈值漏电, 一个反相器的静态功耗由截止器件 I_{sub} 决定。

15

亚阈值电流公式: $I_{sub} = I_{ds0} 10^{\frac{V_{GS}-V_{th}}{s}}$ $\left(1 - e^{\frac{V_{DS}}{\phi_T}}\right)$



2023-2024秋


第4章 数字集成电路的功耗

15 清华大学集成电路学院 李刚宇

5/27 片 15

LX4 $V_t = V_{th} - qV_{ds}$ (DIBL代入sub公式, 将 $V_{gs}=V_{ds}=0$ 时的sub公式为截止状态下的漏电流off, 漏电流表达式与off相似的形式。
U.X. 2019/10/17

堆叠效应对亚阈值漏电的影响



负载线法分析

(c) $I_D = V_{DS}$

2023-2024秋


第4章 数字集成电路的功耗

16 清华大学集成电路学院 李刚宇

降低开关活动性的设计技术4

利用时序单元来消除毛刺

- **重定时技术**：把寄存器放在虚假翻转活动性高的逻辑和大电容节点之间。
- 当存在毛刺的逻辑级数较多时，需要**插入寄存器**。但会带来额外的时序单元功耗



2023-2024秋


第4章 数字集成电路的功耗

清华大学集成电路学院 李刚宇

28

降低开关活动性的设计技术1

逻辑重组：相同逻辑函数不同逻辑结构



总体开关活动性较低；存在毛刺；传播延时大。 总体开关活动性较高；无毛刺；传播延时小。

	O1	O2	F
p1(链形结构)	1/4	1/8	1/16
p0=1-p1(链形结构)	3/4	7/8	15/16
开关活动性(链形结构)	3/16	7/64	15/256
p1(树形结构)	1/4	1/4	1/16
p0=1-p1(树形结构)	3/4	3/4	15/16
开关活动性(树形结构)	3/16	3/16	15/256

2023-2024秋

第4章 数字集成电路的功耗


清华大学集成电路学院 李刚宇

25

分时复用资源的讨论

随机信号：功耗相同

具有独特分布特性的数据传递：分时复用方法的功耗可能偏高（低功耗设计中避免采用）



功耗相等
并行数据传递：f, 2C
串行数据传递：2f, C

2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李刚宇

29

- CMOS逻辑门的功耗
- 低功耗电路技术
- 功耗与延时的关系

第四章

数字集成电路的功耗

2023-2024秋

第4章 数字集成电路的功耗


清华大学集成电路学院 李刚宇

30

降低开关活动性的设计技术2

输入排序

$$\begin{aligned} p(A=I) &= 0.5 \\ p(B=I) &= 0.2 \\ p(C=I) &= 0.1 \end{aligned}$$



推迟具有较高翻转率的信号（即信号概率接近0.5的信号）。

2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李刚宇

26

降低开关活动性的设计技术3

通过均衡信号路径来减少毛刺

- 毛刺主要是由于在电路中路径长度失配引起——使一个电路的所有到达时间都相同可以大大减少毛刺
- 由于互连延时所占比重日益增加，路径匹配变得非常困难——但是路径匹配程度较高可以减少毛刺的幅度

2023-2024秋


第4章 数字集成电路的功耗

清华大学集成电路学院 李刚宇

27

NAND3门的静态功耗（续）

复杂逻辑门的关断开关网络中也会存在栅极泄漏电流



2023-2024秋

第4章 数字集成电路的功耗

22

清华大学集成电路学院 李刚宇

复杂逻辑门的功耗

电容充电功耗

- 与输入图形有关，因为充电的节点电容不同
- 与开关活动性有关
- 与初始输入有关，影响实际充电电容的大小（时序单元与状态有关）

短路电流功耗

与输入图形有关，因为

1. 导通电阻不同
2. 输出信号的翻转斜率不同

静态功耗

因堆叠晶体管的数目、存在栅氧泄漏电流的晶体管面积等因素的不同，也与输入图形有关

2023-2024秋

第4章 数字集成电路的功耗

23

清华大学集成电路学院 李刚宇

- CMOS逻辑门的功耗
- 低功耗电路技术
- 功耗与延时的关系

第四章

数字集成电路的功耗

2023-2024秋

第4章 数字集成电路的功耗

清华大学集成电路学院 李刚宇

24

低功耗评价指标

- 单纯评价功耗是没有意义的，因为可以通过增加延时或降低翻转速率来降低功耗，而性能是不能无限制地牺牲的。
- 在给定性能要求的情况下功耗水平才是有实际意义的，即低功耗设计的目标是降低完成某项计算（如一次翻转）所消耗的**能耗**。

均衡能耗和延时重要性的评价指标


- 能量延时积:
- $$EDP = PDP \times t_p = P_{av} \times t_p^2$$
- 同时考虑性能和能耗的衡量,经常作为最后的质量评价。
- ED² 延时更加重要

ED^{0.5} 能耗更加重要

ED³ 延时重要性更高

.....
- 其它综合评价指标（能耗指标和延时指标具有不同的权重。）

逻辑路径优化空间



三级反相器链，固定Cin和C_L，调整2、3级逻辑门尺寸得到的能量-延时空间。

功耗与延时的关系

- 影响功耗和延时的因素
- 电路尺寸优化（动态功耗）
- 电压优化
- 综合优化

功耗延时积

功耗延时积: $PDP \triangleq P_{av} \cdot t_p$ 次操作所用的时间相乘得到的乘积。

PDP是一个门的每个开关事件所消耗的能量。

一个静态反相器翻转期间的平均功耗 $P_{av} = C V_{DD}^2 / t_p$
传播延时是 t_p ，功耗延时积就等于 $C V_{DD}^2$

- 和逻辑门的传播延时和平均功耗都无关。
- 传播延时是由一给定数量的能量能存放在电容上的速度决定的。
- 给定的工艺和门的拓扑结构，驱动相同外部负载（忽略本征负载）时，PDP一般为常数（与 V_{eq} 无关）。

——延时 tradeoff 功耗

图2.34 增大Req，切圆面积 Pavg减小，减小Req，tP减小，Pavg增大。
a32 2011/7/26

功耗与延时的关系

- 影响功耗和延时的因素
- 电路尺寸优化（动态功耗）
- 电压优化
- 综合优化

功耗、能耗和延时

● 一个逻辑门的功耗（忽略短路功耗）

$$P_{dyn} = \alpha C_L V_{DD}^2 f_{max}$$
$$I_{off} = \frac{W}{L} I_{dso} 10^{\frac{-(V_{DS}-V_{th})}{S}} \left(1 - e^{-\frac{I_{dso}}{S}} \right), \quad P_{sa} \approx I_{off} V_{DD} \quad (\text{静止状态})$$

UX5

● 延时

$$t_p = \frac{C_L V_{SW}}{I_{RST}} = \frac{C_L V_{DD}}{k_s (V_{DD} - V_T)^\alpha}$$
$$C_L \text{ --- } t_p, P_{dyn}$$
$$W \text{ --- } t_p, P_{dyn}, P_{sa}$$
$$V_T \text{ --- } P_{sa}$$
$$V_{DD} - V_T \text{ --- } t_p$$
$$V_{DD} \text{ --- } P_{dyn}, t_p, P_{sa}$$

图2.32 Vt=Vth-qVds (DRE)代入kub公式，将Vgs=QVds+Vth代入截止状态下的漏电流off，重新整理后式成与tP相关的形式。
a30 2012/10/9

UX5 忽略本征漏电流修正漏电流off的其它公式。

总结（续）

- 补充：纳米工艺下还要考虑不同泄漏电流之间的折中——增大衬底反偏置电压、采用高阈值器件在减小 I_{sub} 的同时会增大 I_{BTB}

2023-2024秋

第4章 数字集成电路的功耗

56
清华大学集成电路学院 李海洋

总结

- CMOS电路的功耗来源：
 - 充放电功耗： $CV_{DD}V_{sw}f_{0-1}$
 - 短路电流功耗：使所有门的翻转时间相等
 - 静态泄漏功耗：与阈值电压关系密切、堆叠效应、与电路尺寸成正比
- 复杂逻辑门的功耗与输入图形有关
- 低功耗设计的衡量方式是能耗最小化
- 低功耗设计指标：
 - PDP (E)，EDP， $ED^{\times}$
- 最低能耗一般出现在亚阈值区，近阈值逻辑具有最佳的能量效率

2023-2024秋

第4章 数字集成电路的功耗

53
清华大学集成电路学院 李海洋

总结（续）

- 低功耗设计中的折中问题
 - P-W-D：
 - 减小门尺寸减小功耗，但增大延时
 - 优先增大能耗大的逻辑门的延时
 - P- V_{DD} -D：降低电源电压会降低功耗，但增加电路延时
 - 存在使EDP最优的 V_{DD}
 - $E_{dyn}-V_{DD}-E_{leak}$ ：能耗优化中，加大延时来降低动态能耗的同时会增加静态能耗
 - 损益平衡点（最优工作点）与活动因子有关

2023-2024秋

第4章 数字集成电路的功耗

54
清华大学集成电路学院 李海洋

总结（续）


- D- V_T - P_{leak} ：阈值电压升高可以降低静态功耗，但增大延时
- 尺寸优化的基础上降低电源电压可以把延时盈余转化成功耗收益。
- 对于给定工艺，存在最优的 V_{DD} vs. V_T 配置。
 - 升高阈值电压的同时升高 V_{DD} ，可以在减小静态功耗的同时维持延时水平，代价是增加动态能耗。

2023-2024秋

第4章 数字集成电路的功耗

55
清华大学集成电路学院 李海洋

性能不变条件下的 V_{DD} vs. f



- 达到最优尺寸系数之前加大f，在保持性能不变时可以降低 V_{DD} 。
- 达到最优尺寸系数后，进一步加大尺寸只会加大自载影响而使性能降低。为了维持性能不变必须提高 V_{DD} 。
- 当 V_{DD} 接近 V_{Te} 时，增加尺寸只允许降低很少的电压


2023-2024秋

第4章 数字集成电路的功耗

51
清华大学集成电路学院 李海洋

能耗与f间的关系（维持性能不变）

- 通过改变器件尺寸并同时降低电源电压是降低能耗的有效办法。
 - 增大尺寸虽然会增加电容
 - 但是性能的改善却允许 V_{DD} 下降
- 在f的最优值之外进一步加大器件尺寸将使能量显著增加
- 当 V_{DD} 接近 V_{Te} 时，增加尺寸只允许降低很少的电压，因而只能达到很少的能量降低。
- 考虑能量时的最优尺寸系数小于考虑性能时的最优尺寸



F = 20 时, $f_{opt}(\text{能量}) = 3.53$
 $f_{opt}(\text{性能}) = 4.47$

2023-2024秋

第4章 数字集成电路的功耗

52
清华大学集成电路学院 李海洋

幻灯片 52

杨卫, 由上图 (式) 可确定每一级AOI即可得到对应的f和f_{opt}

a31

a31