

《集成电路设计工程》第一次作业

陈天乐 无 25

2025 年 10 月 19 日

目录

1 基于 TSMC65nm 工艺的 NMOS 晶体管直流特性仿真	2
1.1 转移特性仿真与参数提取 (V_{DS} 固定)	3
1.1.1 漏极电流 I_D 随 V_{GS} 的变化曲线	3
1.1.2 小信号跨导增益 $g_m = \frac{dI_D}{dV_{GS}}$ 随 V_{GS} 的变化曲线	4
1.1.3 使用“最大斜率法 (最大跨导外推法)”来确定 V_{th}	5
1.1.4 提取亚阈值摆幅: 绘制 $\log(I_D)$ vs. V_{GS} 曲线	6
1.1.5 计算单位宽度饱和和跨导	7
1.1.6 跨导效率曲线: 绘制 g_m/I_D vs. V_{GS}	8
1.2 输出特性仿真与参数提取 (V_{DS} 变化)	9
1.2.1 输出特性曲线: 绘制 I_D vs. V_{DS} 的曲线族	9
1.2.2 输出电阻曲线: 绘制输出电阻 $r_o = (\frac{dI_D}{dV_{DS}})^{-1}$ vs. I_D 的曲线	10
1.2.3 本征电压增益曲线: 绘制晶体管的本质增益 A_{vi} vs. I_D 的曲线	11
1.3 参数汇总	12
1.4 对比和讨论	12
2 反相器链瞬时仿真	13
2.1 设计 INV2 和 INV3 的尺寸, 使得传输延迟达到最小	14
2.2 设计一个反相器链去驱动 512fF 的电容 C	14
2.3 思考题	15
3 实验总结	15

1 基于 TSMC65nm 工艺的 NMOS 晶体管直流特性仿真

该仿真 testbench 的 setup 和仿真 setup 如下：




图 1: testbench 原理图

对于 24um/60nm，设定的 nch 参数为：L=60n，w=300n,finger=10，multiplier=8

对于 48um/60nm，设定的 nch 参数为：L=60n，w=300n,finger=10，multiplier=16




图 2: 仿真 setup

1.1 转移特性仿真与参数提取 (V_{DS} 固定)

1.1.1 漏极电流 I_D 随 V_{GS} 的变化曲线

固定 $V_{DS} = 1V$ ，扫描 V_{GS} ，观察 I_D 随其的变化曲线如下：




图 3: 24um/60nm 的 I_D vs V_{GS}






图 4: 48um/60nm 的 I_D vs V_{GS}

1.1.2 小信号跨导增益 $g_m = \frac{dI_D}{dV_{GS}}$ 随 V_{GS} 的变化曲线图 5: 24um/60nm 的 g_m vs V_{GS} 图 6: 48um/60nm 的 g_m vs V_{GS}

1.1.3 使用“最大斜率法（最大跨导外推法）”来确定 V_{th}

最大斜率法是在 g_m vs V_{GS} 图上找到 g_m 导数的峰值点，过此点作切线，该切线与 V_{GS} 轴的交点即为 V_{th} 。因为在 cadence 里做切线不方便，我将其最大斜率处的值记录下来，在外部用计算器计算。仿真曲线如下：




图 7: 24um/60nm 的最大斜率法确定阈值电压

根据图中数据，解出其阈值电压 $V_{th} = \frac{-17.32593}{121.4718} + 0.4 = 0.2574V$




图 8: 48um/60nm 的最大斜率法确定阈值电压

根据图中数据，解出其阈值电压 $V_{th} = \frac{-34.65185}{242.9435} + 0.4 = 0.2574V$

1.1.4 提取亚阈值摆幅：绘制 $\log(I_D)$ vs. V_{GS} 曲线

将 Y 轴电流设置为对数坐标。在曲线的亚阈值区且电流呈线性对数增长的区域，估算斜率。亚阈值摆幅的计算公式为： $S = \frac{dV_{GS}}{d(\log_{10}(I_D))}$

仿真曲线如下：




图 9: 24um/60nm 的亚阈值摆幅

根据图中数据，解出其亚阈值摆幅 $S = \frac{244.752 - 50.0}{2} = 98.5102mV/decade$




图 10: 48um/60nm 的亚阈值摆幅

根据图中数据，解出其亚阈值摆幅 $S = \frac{212.212 - 18.6614}{2} = 96.7753mV/decade$

1.1.5 计算单位宽度饱和跨导

在 g_m vs V_{GS} 的图中找到最大跨导值，并计算 $\frac{g_m}{W}$ 。仿真曲线如下：




图 11: 24μm/60nm 的单位宽度饱和跨导

根据图中数据，解出其单位宽度饱和跨导 $\frac{g_m}{W} = \frac{36.8415}{24} = 1.535mS/\mu m$




图 12: 48μm/60nm 的单位宽度饱和跨导

根据图中数据，解出其单位宽度饱和跨导 $\frac{g_m}{W} = \frac{75.4372}{48} = 1.572mS/\mu m$

1.1.6 跨导效率曲线: 绘制 g_m/I_D vs. V_{GS}

仿真曲线如下:




图 13: 24um/60nm 的跨导效率曲线




图 14: 48um/60nm 的跨导效率曲线

1.2 输出特性仿真与参数提取 (V_{DS} 变化)

testbench 搭建和仿真 setup 和前一问一致。

1.2.1 输出特性曲线: 绘制 I_D vs. V_{DS} 的曲线族

设置 V_{GS} 从 0 到 1V, 步长为 0.2V, 共有 5 条曲线。仿真得到的曲线簇如下:




图 15: 24um/60nm 的输出特性曲线




图 16: 48um/60nm 的输出特性曲线

1.2.2 输出电阻曲线: 绘制输出电阻 $r_o = (\frac{dI_D}{dV_{DS}})^{-1}$ vs. I_D 的曲线

固定 $V_{GS} = 0.5V$ 进行仿真, 仿真曲线如下:




图 17: 24um/60nm 的输出电阻曲线

在 $I_D = 2.0mA$ 时, 输出电阻 $r_o = 373.4319k\Omega$




图 18: 48um/60nm 的输出电阻曲线

在 $I_D = 5.0mA$ 时, 输出电阻 $r_o = 214.9673k\Omega$

1.2.3 本征电压增益曲线: 绘制晶体管的本质增益 A_{vi} vs. I_D 的曲线

固定 $V_{GS} = 0.5V$ 进行仿真, 仿真曲线如下:




图 19: 24um/60nm 的本征电压增益曲线

在 $I_D = 2.0mA$ 时, 本质增益 $A_{vi} = 7.0523$




图 20: 48um/60nm 的本征电压增益曲线

在 $I_D = 5.0mA$ 时, 本质增益 $A_{vi} = 9.43155$

1.3 参数汇总

V_{th}	亚阈值摆幅 S (mV/dec)	$\frac{g_{m,sat}}{W}$ (mS/ μ m)	$\frac{g_m}{I_D}$ (S/A)	r_o (k Ω)	A_{vi}
0.2574	98.5102	1.535	9.443	373.4319	7.0523

表 1: 24 μ m/60nm 参数汇总 @ $I_D = 2.0mA$

V_{th}	亚阈值摆幅 S (mV/dec)	$\frac{g_{m,sat}}{W}$ (mS/ μ m)	$\frac{g_m}{I_D}$ (S/A)	r_o (k Ω)	A_{vi}
0.2574	96.7753	1.572	8.775	214.9673	9.43155

表 2: 48 μ m/60nm 参数汇总 @ $I_D = 5.0mA$

1.4 对比和讨论

可以看出，两种尺寸的晶体管的阈值电压大致是不变的。同时，48 μ m/60nm 的晶体管因为宽长比更大，饱和区电流更大，是 24 μ m/60nm 的两倍；同时，跨导增益也是 24 μ m/60nm 的两倍，符合理论公式，但是归一化后单位宽度饱和跨导是大致相等的；饱和区的输出电阻约为 24 μ m/60nm 的一半，这是因为尺寸倍增导致 I_D 倍增的原因。

对于跨导效率曲线，在弱反型区时我们可以看到其值是很高的，因为此时电流随栅压指数变化，跨导与电流的比值很高；向强反型区过渡时逐渐降低，最后趋于不变。

对于本征增益曲线，在弱反型区， I_D 近似指数变化，这个时候 g_m 的增加贡献超过了 r_o 的减小，因此其随 I_D 快速增加；然后到达饱和区后缓慢增加，我猜测其是因为随着 I_D 增大后，沟道长度调制效应逐渐增强，因此 r_o 随着 I_D 的增大而快速下降，因此 g_m 的增大有很大一部分被 r_o 的降低而抵消掉了。

2 反相器链瞬时仿真

首先，仿真测量出 INV1 单独驱动电容 C 的延迟。INV1 是标准反相器，其尺寸为：

pch:W=450n L=60n
nch:W=200n L=60n

testbench 如下：




图 21: 单级驱动 testbench

仿真选择 trans, setup 如下：




图 22: 仿真 setup

仿真结果如下：




图 23: 单级驱动延迟

从图中可以看出，单级 INV 驱动 512fF 的电容的延时为 1.95389ns

2.1 设计 INV2 和 INV3 的尺寸，使得传输延迟达到最小

要解决反相器链的最小延迟设计问题，我们基于最优尺寸缩放原理。相邻反相器的尺寸应满足几何级数缩放，缩放因子 f 满足：

$$f = \sqrt[n]{\frac{C_{load}}{C_{in}}}$$

所以该设计中，级数 $n = 3$ ，而 $C_{load} = 512fF, C_{in} = 1fF$ ，计算可得缩放因子 $f = 8$ 。故 INV2 为 INV1 尺寸的 8 倍，INV3 为 INV1 尺寸的 64 倍。通过调整 INV 模块的 finger 数即可达到要求。

testbench 如下：




图 24: 三级驱动 testbench

仿真结果如下：




图 25: 三级驱动延迟

从图中可以看出，三级反相器链驱动 512fF 的电容的延时为 0.17608ns，相较于单级驱动降低很多。

2.2 设计一个反相器链去驱动 512fF 的电容 C

在我的设计中，我令级数 $n = 9$ ，这样一来缩放因子 $f = 2$ ，因此反相器的尺寸逐渐倍增。testbench 如下：




图 26: 九级驱动 testbench

仿真结果如下:




图 27: 九级驱动延迟

从图中可以看出, 九级反相器链驱动 512fF 的电容的延时为 0.12973ns, 相较于三级驱动有所降低。但是我们多使用了六级驱动, 值降低了 0.05ns, 这明显是不划算的。

2.3 思考题

在优化延迟时, 我们牺牲了晶体管个数和尺寸面积, 反相器尺寸呈几何级数增大, 导致芯片面积大幅增加。同时大尺寸晶体管的寄生电容和驱动电流更大, 导致功耗也会上升。因此我们在设计的过程中, 需要对面积、功耗与速度的权衡。设计时需根据电路需求选择合适的级数和缩放因子, 并非级数越多、尺寸越大就一定最优, 需通过仿真验证不同方案的延迟、面积、功耗综合表现。

3 实验总结

本次实验中我通过对晶体管的基本参数提取、反相器链的延时优化设计熟悉了 cadence 仿真工具的使用, 并且尝试利用自己学过的理论知识去解释实验中遇到的现象。助教和老师的 ppt 非常详细, 感谢助教们和老师的辛苦准备和悉心指导!