

《集成电路设计工程》第二次作业——基于 TSMC 65nm 工艺的数字设计与仿真

陈天乐 无 25

2025 年 12 月 11 日

目录

1	三八译码器的电路设计与仿真	2
1.1	合适尺寸的最小反相器	2
1.2	3 输入与门设计	3
1.3	三八译码器设计	5
2	6T SRAM 单元设计	7
2.1	写入数据的 testbench 仿真	8
2.2	读出数据的 testbench 仿真	9
3	亚稳态型真随机数发生器熵源电路设计与仿真	11
3.1	使用理想开关搭建	11
3.2	噪声仿真	13
3.3	使用传输门搭建	14




图 3: 反相器 testbench 仿真结果

从仿真结果以及数集的知识可以得到, 当 $W_p = 2W_n = 800nm$ 时, 波形和尺寸都是比较合适的。

1.2 3 输入与门设计

根据最小尺寸的反相器设计, 结合数集的知识, 设计一个 3 输入的与门, 原理图如下:




图 4: 3 输入与门原理图

因为下拉网络中有 3 个 NMOS 管进行堆叠, 因此在 3 输入与门中的设计里, $W_p : W_n = 2 : 3$, 我们取 $W_p = 265nm, W_n = 400nm$ 。搭建好 3AND 门后, 搭建其 testbench 和仿真, 其中我们用三个频率不同的方波做输入信号:




图 5: 3 输入与门 testbench 原理图




图 6: 3 输入与门 testbench 仿真设置

得到的仿真结果如下：




图 7: 3 输入与门仿真结果

从仿真结果可以看出, 该 3 输入与门的功能是正确的。

1.3 三八译码器设计

三八译码器的电路原理图可以从真值表获得, 根据其电路图, 以及我自己设计的与门、非门, 设计的三八译码器原理图如下。该设计中一共用到了 8 个三输入与门和 6 个非门。




图 8: 三八译码器电路原理图

搭建三八译码器的 testbench 电路, 令 LSB (A0) 的输入频率为 200MHz, A1 和 A2 的输入频率为 100MHz 和 50MHz, 这样在 A2 输入信号的一个输入周期内, 可以遍历输入信号的所有输入条件 (从 000 到 111)。




图 9: 三八译码器 testbench 原理图

仿真设置和仿真结果如下：

Name	Type	Details	Value	Plot	Save	Spec
skyhappy_homework3_8_decoder_tb.t1	signal	/Y7		☒	☐	☐
	signal	/Y6		☒	☐	☐
	signal	/Y5		☒	☐	☐
	signal	/Y4		☒	☐	☐
	signal	/Y3		☒	☐	☐
	signal	/Y2		☒	☐	☐
	signal	/Y1		☒	☐	☐
	signal	/Y0		☒	☐	☐
	signal	/A2		☒	☐	☐
	signal	/A1		☒	☐	☐
	signal	/A0		☒	☐	☐

图 10: 三八译码器 testbench 仿真设置




图 11: 三八译码器仿真结果

从仿真波形可以看到，该三八译码器的功能是正确的。测量 8 个端口在一个大周期内的平均功耗，得到的结果如下表：

端口	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
平均功耗 (10^{-18}J)	107.8	105.8	111.6	97.9	115.7	104.8	114.3	114.9

2 6T SRAM 单元设计

一个常规的 6T SRAM 单元的电路图如下：




图 12: 6T SRAM 单元的电路图

根据最小反相器的尺寸，设计其原理图如下：




图 13: 6T SRAM 单元原理图

2.1 写入数据的 testbench 仿真

输入信号源采用 vbit 信号源，依次输出 01001101。同时在写入数据时，需要将 WL, BL 和 $\overline{BL}$ 分别接 vbit 和 vbit 取反后的输出。testbench 原理图和仿真设置如下：




图 14: 6T SRAM 单元写 testbench 原理图




图 15: 6T SRAM 单元写 testbench 仿真设置

得到的仿真结果如下:




图 16: 6T SRAM 单元写仿真结果

可以看到，我们成功将 01001101 写入到 SRAM 里，写功能正确。

2.2 读出数据的 testbench 仿真

对于读出数据的 testbench，我们需要做一些调整。首先是预写入电路，我们通过 PW 控制信号来对 SRAM 写入数据，使得 SRAM 初始状态为 OUT=0，OUT_N=1（预写入电路我们使用 vbit 信号源）。然后通过 PC 控制信号将 BL 和 $\bar{BL}$ 预充电到 0.5V（我们使用 vdc 电压源对其预充电），再将 WL 置高（使用 vpulse 信号源产生方波信号），从而读出数据，

并观察 BL 和 $\bar{BL}$ 端的电压变化。在 BL 和 $\bar{BL}$ 接 10fF 的负载电容。testbench 的原理图和仿真设置如下：




图 17: 6T SRAM 单元读 testbench 原理图




图 18: 6T SRAM 单元读 testbench 仿真设置

得到的仿真结果如下：




图 19: 6T SRAM 单元读仿真结果

从仿真结果可以看出，BL 端在 WL 置高后很快放电为 0，也就是读出了 $OUT=0$ ；而 $\bar{BL}$ 在 WL 置高后会缓慢充电，也就是读出了 $OUT_N=1$ 。因此 SRAM 的读功能也是正确的。（有一个疑惑，为什么 BL 放电速度和 $\bar{BL}$ 的充电速度差异这么大呢？）

3 亚稳态型真随机数发生器熵源电路设计与仿真

该单元的电路图如下：




图 20: 亚稳态型真随机数发生器熵源电路设计图

3.1 使用理想开关搭建

用理想开关（switch）搭建该单元，电路原理图如下：




图 21: 随机数发生器（理想开关）原理图

使用 100MHz 的方波信号控制开关通断。testbench 仿真设置以及得到的仿真结果如下：




图 22: 随机数发生器（理想开关）testbench 仿真设置



图 23: 随机数发生器（理想开关）仿真结果

从仿真结果可以看到，A 和 B 的输出一直稳定在 500mV。我认为其产生的原因是：首先，这个电路没有外接驱动，在 A 和 B 处是悬浮态，电路中的寄生电容、电阻会将这两个电平拉至中间值，并且因为没有不确定的电平跳变，因此也不会因为开关闭合形成正反馈通路而发生随机跳变。

3.2 噪声仿真

将瞬态仿真里的 noise 设置打开，并设置 noise 的最大频率为 20GHz。仿真设置及结果如下：




图 24: 随机数发生器（理想开关）testbench 噪声仿真设置




图 25: 随机数发生器（理想开关）噪声仿真结果

加入噪声仿真后，因为出现了不确定的电平跳变，一旦在开关断开时，噪声通过正反馈通路会不断放大，使得 A、B 两个点的电位变成 0 或 1。由于噪声的跳变是随机的，因此 A 和 B 的状态产生也是随机的。

3.3 使用传输门搭建

首先，先搭建一个传输门单元，其中 PMOS 的 $W_p = 2 * 400nm = 800nm, W_n = 400nm$ 。原理图如下：




图 26: 传输门电路原理图

用设计好的传输门替换理想开关。搭建电路图和仿真结果如下：




图 27: 随机数发生器（传输门）原理图




图 28: 随机数发生器（传输门）噪声仿真结果