

# 《集成电路设计工程》Final Project

陈天乐 王从一 无 25

2026 年 1 月 15 日

## 目录

|          |                                      |           |
|----------|--------------------------------------|-----------|
| <b>1</b> | <b>SRAM 单元设计原理图、版图 DRC、LVS Clean</b> | <b>2</b>  |
| 1.1      | 基础逻辑单元                               | 2         |
| 1.1.1    | 反相器 INV                              | 2         |
| 1.1.2    | 四输入与门 AND4                           | 4         |
| 1.1.3    | 传输门 TG                               | 6         |
| 1.2      | 6T SRAM Cell                         | 9         |
| 1.3      | 8×8 SRAM ARRAY                       | 11        |
| 1.4      | 三八译码器                                | 14        |
| 1.5      | 列选择器                                 | 17        |
| 1.6      | 输入 buffer                            | 19        |
| 1.7      | 灵敏放大器                                | 21        |
| 1.8      | 控制信号产生器                              | 24        |
| 1.9      | 预充电电路                                | 26        |
| <b>2</b> | <b>单元模块设计功能仿真（tb、前仿、后仿、激励信号说明）</b>   | <b>27</b> |
| 2.1      | SRAM Cell 设计功能仿真                     | 27        |
| 2.2      | 三八译码器设计功能仿真                          | 29        |
| 2.3      | 灵敏放大器设计功能仿真                          | 30        |
| 2.4      | input buffer 设计功能仿真                  | 32        |
| <b>3</b> | <b>SRAM 单元的 SNM 仿真（前仿、后仿、激励信号说明）</b> | <b>33</b> |
| <b>4</b> | <b>SRAM 整体版图</b>                     | <b>34</b> |
| <b>5</b> | <b>SRAM 整体电路功能仿真（前仿、后仿、激励信号说明）</b>   | <b>35</b> |
| 5.1      | 写功能前仿                                | 36        |
| 5.2      | 读功能前仿                                | 38        |
| 5.3      | 读写综合测试                               | 38        |
| <b>6</b> | <b>实验总结</b>                          | <b>39</b> |

1 SRAM 单元设计原理图、版图 DRC、LVS Clean

1.1 基础逻辑单元

1.1.1 反相器 INV




图 1: 反相器原理图

| 非门          |          |
|-------------|----------|
| 晶体管类型       | 尺寸 (W/L) |
| PMOS (上拉网络) | 800n/60n |
| NMOS (下拉网络) | 400n/60n |

图 2: 反相器尺寸




图 3: 反相器版图




图 4: 反相器 DRC clean




图 5: 反相器 LVS clean

1.1.2 四输入与门 AND4




图 6: 四输入与门原理图






图 10: 四输入与门 LVS clean

1.1.3 传输门 TG




图 11: 传输门原理图

| 传输门 (TG) |           |
|----------|-----------|
| 晶体管类型    | 尺寸 (W/L)  |
| PMOS     | 1500n/60n |
| NMOS     | 600n/60n  |

图 12: 传输门尺寸




图 13: 传输门版图




图 14: 传输门 DRC clean




图 15: 传输门 LVS clean






图 18: SRAM Cell 版图




图 19: SRAM Cell DRC clean




图 20: SRAM Cell LVS clean

1.3 8×8 SRAM ARRAY




图 21: SRAM ARRAY 原理图




图 22: SRAM ARRAY 版图




图 23: SRAM ARRAY DRC clean




图 24: SRAM ARRAY LVS clean

## 1.4 三八译码器




图 25: 三八译码器原理图




图 26: 三八译码器版图




图 27: 三八译码器 DRC clean




图 28: 三八译码器 LVS clean

## 1.5 列选择器




图 29: 列选择器原理图




图 30: 列选择器版图




图 31: 列选择器 DRC clean




图 32: 列选择器 LVS clean

1.6   输入 buffer




图 33: 输入 buffer 原理图




图 34: 输入 buffer 版图



图 35: 输入 buffer DRC clean




图 36: 输入 buffer LVS clean

1.7 灵敏放大器




图 37: 灵敏放大器原理图

| VMSA          |          |
|---------------|----------|
| 晶体管类型         | 尺寸 (W/L) |
| PMOS (上拉网络)   | 800n/60n |
| NMOS (下拉网络)   | 400n/60n |
| NMOS (放电管)    | 400n/60n |
| NMOS (尾电流管)   | 400n/60n |
| NMOS (DUMMY管) | 400n/60n |

图 38: 灵敏放大器尺寸




图 39: 灵敏放大器版图




图 40: 灵敏放大器 DRC clean




图 41: 灵敏放大器 LVS clean

1.8 控制信号产生器




图 42: 控制信号产生器原理图




图 43: 控制信号产生器版图




图 44: 控制信号产生器 DRC clean




图 45: 控制信号产生器 LVS clean

1.9 预充电电路




图 46: 预充电电路原理图




图 47: 预充电电路版图




图 48: 预充电电路 DRC clean




图 49: 预充电电路 LVS clean

## 2 单元模块设计功能仿真（tb、前仿、后仿、激励信号说明）

### 2.1 SRAM Cell 设计功能仿真




图 50: SRAM Cell 写功能 testbench

写功能仿真结果如下：




图 51: SRAM Cell 写功能仿真结果




图 52: SRAM Cell 读功能 testbench

读功能仿真结果如下：




图 53: SRAM Cell 读功能仿真结果

2.2 三八译码器设计功能仿真




图 54: 三八译码器功能测试 testbench




图 55: 三八译码器功能测试前仿结果




图 56: 三八译码器功能测试后仿结果

可以看到，三八译码器前后仿真的结果几乎无区别，只有在后仿时会有一些小毛刺出现，整体功能是正确的。

2.3 灵敏放大器设计功能仿真

灵敏放大器 SA 的作用是通过正反馈将 BL\_OUT 与 BLB\_OUT 的电平在刚刚区分开一点的时候就能将两者分别快速正反馈到 0 和 1，不需要等待 SRAM 单元通过晶体管的慢速充放电，从而加快电平的识别。在设计 testbench 时，会有两种情况。第一种情况是 BL 比 BLB 略高了 50mV，而第二种情况是 BL 比 BLB 略低了 50mV。在这两种情况下，SA 应该能很快地将 BL 和 BLB 拉至对应满摆幅的情况。




图 57: 灵敏放大器功能测试 testbench



图 58: 灵敏放大器功能测试前、后仿结果

可以看到，灵敏放大器的前仿结果是正确的，但是后仿结果在后面一种情况时和前仿出现了完全相反的现象。我们认为这可能是因为这个设计里的交叉互锁结构的驱动力太强，导致其在写入数据以后会影响到下一次的放大结果。

2.4 input buffer 设计功能仿真




图 59: input buffer 功能测试 testbench




图 60: input buffer 功能测试前仿结果

3 SRAM 单元的 SNM 仿真（前仿、后仿、激励信号说明）




图 61: SRAM 单元的 SNM 前仿




图 62: SRAM 单元的 SNM 后仿

## 4 SRAM 整体版图

很抱歉由于时间原因，我们小组未能完成 SRAM 顶层模块版图的布线连接，这里展示了一个大体的顶层模块布局和面积估计（在这里我们粗略地估计面积是这个矩形面积的 3/4）：




图 63: SRAM 整体版图

| 面积（估计）  |         |                       |
|---------|---------|-----------------------|
| 长       | 宽       | 总计                    |
| 87.96um | 72.83um | 4804.6um <sup>2</sup> |

图 64: SRAM 整体面积

5  SRAM 整体电路功能仿真（前仿、后仿、激励信号说明）

由于顶层模块版图布线未完成，因此只能进行前仿测试。

5.1 写功能前仿




图 65: SRAM 顶层模块写功能 testbench

仿真结果如下：




图 66: SRAM 顶层模块写功能仿真结果

可以看到 EN 信号为 1 时，SEL<n> 根据 y<0:2> 的取值变化，对应的 BL<n> 和 BLB<n> 在 SEL<n> 为 1 时跟随 DATA\_IN 变化。SEL<n> 为 0 后 BL<n> 和 BLB<n> 有掉电现象，但 SRAM 内部节点的电平此时已经锁存，所以是正常的，因此写功能完全正确。

5.2 读功能前仿




图 67: SRAM 顶层模块读功能 testbench

仿真结果如下：



图 68: SRAM 顶层模块读功能仿真结果

分别选择两个初始状态不同的 SRAM 单元，可以通过输出的波形看到两次读操作均成功，因此读功能完全正确。

5.3 读写综合测试

按照设计要求，需要给 SRAM 整体模块先按顺序写入 11000101，然后从中读出：




图 69: SRAM 顶层模块读写综合仿真测试结果

可以看到，前仿的结果是完全正确的。

## 6 实验总结

本次实验，我们完成了 SRAM 前仿、后仿的全流程实验。整个项目中我们学习到了很多除了电路设计以外的知识。以前在理论课上只对 SRAM cell 结构做过分析，但是在这门课后我才知道 SRAM 的外围电路同样非常重要。非常抱歉的是因为时间原因，我们并没有完成指定的所有任务，也没有完成最终模块的版图绘制。但是收获与心得仍然很多：

1. 设计电路前应该对单元模块有个清晰的定性分析，而不能光靠跑仿真扫描参数
2. 在进行 testbench 搭建时应该对各种情况进行验证，保证模块的鲁棒性
3. 在绘制前应该预先想好每个模块的金属走线、线宽以及引出的 pin 角，方便每个模块对接
4. 最好做几步关键走线就做一次 DRC，以免出现布线后因为修正 DRC 而产生的牵连

最后，也感谢老师一学期以来的授课和助教们的辛勤付出！