



清华大学 集成电路学院

School of Integrated Circuits, Tsinghua University

集成电路设计工程

张奥扬

清华大学集成电路学院

2025年9月16日

- 集成电路设计工程（2学分）
- 时间地点：
 - 1-16周，周二第四节15:20-16:55，4教2812（EDA实验室）
- 教师：张奥扬，助理教授
 - 办公地点：自强科技楼2513
 - 联系方式：aoyang@tsinghua.edu.cn
 - 研究方向：1）高性能计算集成电路设计，2）可重构射频集成电路设计
- 助教：鲍洵 (自强科技楼, bx23@mails.tsinghua.edu.cn)
武少楠 (自强科技楼, wsn23@mails.tsinghua.edu.cn)






- 课程中文名称：《集成电路设计工程》
- 课程英文名称：《Engineering of Integrated Circuits Design》
- 开课单位：集成电路学院
- 课程定位：专业限选课（因课程先修要求，主要面向大四的同学们）
- 课程学分及课时：2学分/32学时
- 先修要求：《数模混合集成电路分析与设计》、《数字集成电路与系统》
- 课程负责人：张奥扬

个人研究背景



New Architecture in Wireless Transmitters




❖ New PA Architecture

- ✓ High Drain Efficiency
- ✓ High Output Power

❖ New TX Architecture

- ✓ Wide Frequency Range
- ✓ High Average Efficiency
- ✓ Good Linearity

New Architecture in Wireless Receivers (RX)




❖ New RX Architecture

- ✓ Low Power
- ✓ Blocker Rejection

❖ High-Speed ADCs

- ✓ >GS/s for RF-Sampling
- ✓ Low-power/High-Resolution

Circuit and 2D-Devices Co-Design for New Computing




❖ Single Device Filter

- ✓ Low Complexity
- ✓ Blocker Rejection

❖ MoS2 BM Machine

- ✓ Fast
- ✓ Convergence
- ✓ Low Power Consumption

Next-Generation Sensing System



❖ NMR Quantum Sensing

- ✓ On-Chip Quantum Sensing with NV Diamond
- ✓ “Single Cell” Sensing

❖ Subsurface Sensing

- ✓ Oil and Water Detection
- ✓ NMR Transceiver Design

- 课后作业：10%
- 期末课题：70%
 - ①系统设计（15%）
 - ②前后端设计（40%）**课题需完成前后端的设计**
 - ③课题报告（15%）
- 期末考试（上机考试）：20%

教学安排





周次	日期	主要内容	教学要素	教学时数	课外学时（与每讲对应）	
					活动	课时
1	9/16	集成电路设计简介	讲授(LEC)	2	自学	2
2	9/23	系统设计概念与方法	讲授(LEC)	2	自学	4
3	9/30	原理图设计基础	讲授(LEC)	2	习题、自学	4
4	10/7	国庆假期停课一次	节假日停课	停课	自学	4
5	10/14	仿真器原理与使用I	讲授(LEC)	2	习题、自学、实验	4
6	10/21	仿真器原理与使用II	讲授(LEC)	2	习题、自学	4
7	10/28	数模混合与射频电路设计实例	讲授(LEC)	2	习题、自学	4
8	11/04	数字与混合信号电路设计实例	讲授(LEC)	2	习题、自学、实验	4
9	11/11	CMOS工艺与版图基础	讲授(LEC)	2	习题、自学	4
11	11/18	版图编辑器使用方法	讲授(LEC)	2	习题、自学、实验	4
11	11/25	物理验证与后仿真	讲授(LEC)	2	习题、自学、实验	4
12	12/02	后端设计案例讲解	讲授(LEC)	2	自学、实验	4
13	12/09	理想模型的搭建与运用	讲授(LEC)	2	自学、实验	4
14	12/16	非理想性与可靠性设计	实验(LAB)	2	实验	8
15	12/23	Final Project课上报告	实验(LAB)	2	实验	8
16	12/30	期末上机考试	非课堂教学	2	课内时间测验	0

课程目的:




清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University



电路设计理论



做题方法



可用的设计



可用的版图



可用的芯片

- 数模混合IC设计的一般流程步骤
 - 数模混合IC设计的通用思维和原则
 - 数模混合IC设计工具的基本使用方法
 - 数模混合IC设计的基本debug方法
 - 数模混合IC的基本版图知识和设计方法
- 数模混合IC设计的一些实用技巧
 - 扫参sizing
 - 偏置设计
 - 利用理想器件辅助设计
 - 其他理论课里较少提及的技巧
 -
- 总之，这门课只是帮助大家从理论学习迈向实际IC设计的第一步



- 课程内容包含芯片设计的完整四个部分：
 - 系统（算法）设计与验证方法
 - 电路原理图设计与验证方法
 - 电路版图设计与验证方法
 - 综合设计训练(课程项目)

• 数模混合IC理论 — 先修要求！

• 教科书里的设计方法

- 长沟道公式计算
- g_m/i_d 方法
- 二级运放设计流程

.....

• 进阶设计方法和工具

- 高频/射频电路
- 非CMOS工艺电路

.....

快速自查：

1. KCL/KVL方程怎么列？
2. MOS管的工作原理？
3. MOS管的小信号模型？
4. MOS管的 g_m/g_{ds} 和 $W/L/i_d$ 的关系？
5. 三种单管放大器的增益\带宽\阻抗？
6. 差分电路的半边等效怎么画？
7. 什么是传函和零极点？
8. 反馈的类型和分析方法？
9. 二级运放每个管子的作用？
10. 如何进行频率补偿？
11. 电路噪声如何分析？
12. 如何用开关电容实现放大和滤波？

- 选题：DAC、RO OSC、PA、SRAM、等自选题（需要和我讨论）
 - 具体题目会在设计部分讲完发布。（尽早开始！）
- 鼓励做创新设计
- 选题标准：
 1. 独立完成
 2. 工作量适中
 3. 具备测试条件



清华大学 集成电路学院

School of Integrated Circuits, Tsinghua University




集成电路设计领域一览 (ISSCC Plenary Talks in past 5 years)

大家进入的是一个怎么样的领域 😊



机器学习在各重要领域具有重大的影响与潜力。

—— Google Senior Fellow and SVP of Research




- ML需求
改变计算行业
- ML算力需求 vs 通用计算算力增长（摩尔定律的终结）
- 2x/3.5个月 vs 2x/20年
- 专用深度学习芯片应运而生


ISSCC 2020 Plenary Talk: Lawrence Loh – 让AIoT根深叶茂




清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University



- 需求复杂多样的多媒体AI应用有赖于
 - 复杂的异构系统
 - 完善的软件框架
- 推断在端，训练在云，端云融合



- 日益复杂的通信技术支撑着庞大的终端互联网络
- 电路性能的进一步扩展有赖于
 - 新兴的2.5D、3D封装技术
 - 制程的进一步微缩与低功耗技术的改进






ISSCC 2020 Plenary Talk: Nadine Collaert – 向未来扩展





电路系统性能的扩展将依赖于多样化技术的交汇，而3D技术将居于核心地位。

—— Program Director at IMEC



- 制程继续演进（左上），但单一工艺无法满足多样需求（左下）
- 封装乃至器件级的各类3D技术将满足复杂的工艺异构集成需要（右下）







比特(Bits)、神经元(Neurons)与量子比特(Qubits)的融合将构成未来计算的强大根基。

—— Director of IBM Research

Variational quantum eigensolver method



LiH ground state energy simulation – with error mitigation






- **Bits+Qubits:**复杂物理化学系统的高精度快速求解
- 用量子计算测算当前参数下的系统状态
- 用传统数字系统完成参数的迭代更新




晶圆代工将最先进的半导体制造技术向全行业开放，是半导体创新与经济社会效益间良性循环的关键推动者。


—— Chairman of TSMC

- 晶圆代工的价值占比持续增长



- 增长背后的技术基础
 - 2D微缩 & DTCO
 - EUV光刻
 - 先进封装





三类需要

通过单一的适应性智能架构来满足多样化的性能、延迟、功耗和成本需要是新计算时代的关键需求。


—— President & CEO of Xilinx

Scale Up

Scale Out



Scale Down

Versal Die Photo



适应性架构: Xilinx Versal

- Dual A72 + 400 vector core + 2M adaptive logic
- 空域可重构
- 时域可重构





射频信号将不仅应用于通信，更会应用于感知。

—— Andrew and Erna Viterbi Professor of MIT

- 射频信号的优异特性
 - 可穿透墙壁等障碍物
 - 其反射信号携带着反射物体的复杂细节信息
 - 人的动作、呼吸、心跳，等等


- 射频信号处理的难点

- 系统复杂且缺少先验知识
 - 信号与周围复杂环境进行复杂的交互
(如多次反射等)
- 高噪声

- 可行的解决思路

- 基于ML/DL的信号处理
 - 利用训练得到的先验知识进行信号处理

RF感知的应用1：穿透成像与动作识别







“There’s More to the Picture Than Meets the Eye.”

—— CEO/Founder of Harvest Imaging, Professor of Delft University of Technology

- CIS市场在持续增长
- 手机拍照与自动辅助驾驶是重要推动力
- CIS Scaling
 - 2015年前始终跟随着CMOS工艺的步伐
 - 2015年左右遭遇暂时停滞重启微缩



- 停滞的原因
 - 单纯的2D微缩导致单像素点光子容量减小
 - 进而导致光敏度下降，无法满足图像质量需求
- 重启微缩的推动力
 - 3D集成 & ISP








随着我们从片上系统（System-on-Chip）转向芯片系统（System-of-Chips），新的设计维度正在开启，复杂的硅中介层将给密集堆叠的异构芯片提供高带宽通信，同时将通信延时控制在合理水平。

——新思科技（Synopsys）CEO

系统摩尔时代不仅仅是摩尔定律的延续，而是由架构设计与EDA工具带来的技术突破，在功能（Function）上表现为领域专用架构（DSA），在形式（Form）上表现为Chiplet与3D封装。






结论:

- 经典摩尔定律的成功部分归功于设计自动化带来的从仿真到综合的全流程设计加速以及IP复用
- 系统摩尔时代的发展需要依靠领域专用架构、3D封装以及人工智能参与下的设计空间优化 (AI to Design AI Chips)



为支持不断的设备小型化，同时赋予边缘端传感器以分析与决策的能力，我们需要更复杂、更智能、功耗更低、同时具备隐私保护能力的分布式智能传感系统。




——意法半导体模拟、MEMS和传感器集团总裁





随着摩尔定律放缓，通用架构从工艺进步中获得的性价比（CPR, Cost-Performance Ratio）有限，我们需要将计算任务分散到领域专用加速器中，并在3D封装与芯粒互联中寻求突破。

——三星半导体总裁





$$CPR \propto S_a \times \frac{S_i}{a} \times \frac{Y}{W\$}$$



Chiplet与3D封装将帮助云端服务器芯片突破单晶圆制造极限，
将整个片上系统（SoC）分割成多个芯粒，并用高带宽、高密度、
低功耗的Die-to-Die（D2D）互联连接起来。



——安培计算创始人、CEO







为了让我们的行业在未来十年中取得的进步大于或等于过去的十年，我们需要着手联合物理层设计，架构层创新和算法层优化，并且优先考虑能效的提升。

——AMD CEO, Lisa Su



三个角度：energy per operation + energy per memory bit + energy per communication bit
具体手段：

- 工艺和封装：modular chiplet、2D/2.5D互连、3D堆叠
- 提高数据搬运的能效：DDR5→HBM、PIM
- 提高通信能效：铜互连→光学互连
- 加速AI和充分利用AI：EDA tools with AI





诸如ADC和DAC等混合信号集成电路的设计创新已被证明是不可或缺的。



——东京理工大学, CEO of Tech Idea, Akira Matsuzawa

过去 & 现在 未来进展





Digital audio

Digital TV


面向AI的混合信号处理单元



CCD image sensor




量子计算






欧洲芯片计划将投资用于芯片制造的试产线和生态系统，包括最前沿和最先进的技术。这些试产线将能够帮助早期探索先进芯片和系统架构中新技术带来的潜在影响。

——副总裁兼首席战略官, imec & KU Leuven, Jo De Boeck




首要重点:

- 1) “from the lab to the fab”
- 2) large-scale design platform



全栈式创新：未来应用的需求成为设计和架构的挑战

NETWORKED INNOVATION MODEL




网络模型是芯片法案的核心




在5G移动网络中，更宽的天线信号流与更先进的算法，显著增加了移动网络基础设施中的计算需求。将先进的ASIC设计、定制化的加速器和先进的封装技术相结合，已成为爱立信成功的配方！

——爱立信高级副总裁， Erik Ekudden

- Trends driving higher processing
- # Antenna branches growing with Massive MIMO
 - More carrier bandwidth at higher frequencies
 - Wider spectrum allocations in new bands
 - Shorter transmission time interval




随着网络层更深，计算需求随传输的用户数据增加的速率越大。



典型的RAN处理流程：

- 1) 模拟前端：在数据转换器中增加先进的纠正技术是研究趋势；
- 2) 数字前端：AI辅助的传输波形预失真、动态分辨率算法
- 3) 定制化加速器：MIMO、AI-assisted modulation、FFT、FEC coding、GPP、EMAC



重点是定制化加速算力需求较高的radio access network (RAN) processing





工艺的持续进步、设计工艺协同优化（DTCO）与系统级集成将给人工智能（AI）、高性能计算（HPC），无线通信及无人驾驶带来新的可能。

——台积电高级副总裁，张晓强





ISSCC 2024 Plenary Talk: Bram Nauta—摩尔定律的延续





随着摩尔定律的放缓，我们需要重新思考射频电路与模拟前端。未来CMOS设计的高效性？线性放大器与有源线性电路是否必要？能否用数字组件取代模拟前端与ADC？

——特文特大学（荷兰），Bram Nauta

Year of production	2022	2025	2028	2031	2034	2037
Node label	"3nm"	"2nm"	"1.5nm"	"1,0nm"	"0.7nm"	"0.5nm"



Vdd(V)	0.7	0.65	0.65	0.6	0.6	0.6
Gate length (nm)	16	14	12	12	12	12
Nr of stacked tiers	1	1	1	2	4	6
Digital block area scaling	1	0.74	0.55	0.26	0.13	0.08
Digital block energy scaling	1	0.81	0.72	0.56	0.5	0.49






生成式AI及其应用带来的不断增长的计算需求给数据中心级超级计算机带来新的挑战。为赋能生成式AI应用，我们需要在电路设计、软件开发、数据中心建设等多维度进行创新。

——英伟达高级副总裁，Jonah Alben



- 单块H100GPU超4,000TFLOPS FP8 算力



- 超过30,000块GPU组成的超级计算机




创新与创业在半导体行业是相互依存、相互促进的：半导体技术的进步产生新的商业机会，进而促成进一步的技术变革。这一良性循环正不断推动智能电子设备的更新迭代。

——Intel主席、前Cadence CEO，陈立武

生成式AI



- 设计流程自动化
- AI辅助封装设计
- AI驱动电路验证
- PCB设计自动化
- 系统级设计空间探索







数模混合IC设计绪论：特点、流程与工具

前集成时代：分立器件电路




• 1960年代的收音机GE-P807C

- 一共5个晶体管，体积相当于一本字典
- 只能接收540KHz-1600KHz的中波



- ALINCO DJ-X2 (~2000)
 - 仅银行卡大小，重85克
 - 可以接收500KHz~1GHz的无线电




主电路板版图



集成电路（IC）的诞生




基尔比



第一个集成电路



1958年，美国德州仪器公司（Texas Instrument）的工程师基尔比（Jack S·Kilby）完成了第一个集成电路，获得2000年诺贝尔物理奖。



基尔比的首件集成电路专利

关键创新思想：“由于电容、电阻、晶体管等所有部件都可以用一种材料制造，我想可以先在一块半导体材料上将它们做出来，然后进行互联形成一个完整的电路”。

- 晶体管 + 互联线 + 少量其他器件



- 通过集成工艺，还可以在单一材料上实现电阻、电容、电感、二极管等其他电子器件，实现丰富的电路功能

