



《集成电路设计工程》


第三讲

张奥扬

清华大学

2025年9月30日

- 集成电路设计背景知识
 - 集成电路的概念(接上一讲)
 - 集成电路的制作过程
 - 硅集成电路的发展趋势
- 硅栅CMOS集成电路版图流程
- CMOS集成电路工艺中的元件
 - MOS晶体管
 - 集成电阻
 - 集成电容
 - 互连线
 - BJT晶体管和二极管
 - 集成电感/变压器



■ 集成电路设计背景知识

- 集成电路的概念(接上一讲)
- 集成电路的制作过程
- 硅集成电路的发展趋势

■ 硅栅CMOS集成电路版图流程


■ CMOS集成电路工艺中的元件

- MOS晶体管
- 集成电阻
- 集成电容
- 互连线
- BJT晶体管和二极管
- 集成电感/变压器


■ 也称“Top-Down”或“自顶向下”设计模式



概念设计、功能设计



内部结构、尺寸设计



土木结构、施工方案设计

系统设计



原理图设计




版图设计

集成电路制作过程


集成电路设计



版图
layout




集成电路制作过程



集成电路制作过程——制版




沙子



高温去除氧元素




硅锭




锯切


集成电路制作过程——制版



晶圆






电路版图





光刻

集成电路制作过程——制版





刻蚀



集成电路制作过程






集成电路制作过程



集成电路制作过程



集成电路制作过程



集成电路产业特点

- **设计与加工分离**
- **设计是关键、是龙头**
 - 性能由设计决定
 - 制作周期由设计决定
- **当今：设计以应用需求为驱动，从系统角度出发**

■ 集成电路设计背景知识

- 集成电路的概念(接上一讲)
- 集成电路的制作过程
- 硅集成电路的发展趋势


■ 硅栅CMOS集成电路版图流程

■ CMOS集成电路工艺中的元件


- MOS晶体管
- 集成电阻
- 集成电容
- 互连线
- BJT晶体管和二极管
- 集成电感/变压器

特征尺寸 (代表工艺加工最小线宽水平的尺寸参数)	0.7X/代	45nm->32/28nm->22nm->16/14nm>10nm>7nm>5nm>3nm ...
集成度	2X/代	~ 10 ⁹ 晶体管/芯片
性能	1.41x/y	CPU主频达4GHz, 多核处理器
单位功能的成本	0.5X/代	~ 0.00001美分/单个晶体管

-
- 1)半导体工艺将在每18-24个月更新一代
 - 2)进入10nm节点后速度大幅减慢




LTE基帶芯片




Source: <https://www.techinsights.com>

- **设计规模增大，电子设计自动化(EDA)程度提高**
- **模拟(analog)与数模混合(mixed signal)集成**
- **射频(RF)集成电路，工作频率不断提高**
- **片上系统(SOC)设计**
- **3D 集成、异质集成**

- 集成电路加工的平面工艺




- 芯片的剖面结构




**从平面工艺到立体结构，需多层掩膜版，
故版图是分层次的，由多层图形叠加而成！**


- 集成电路设计背景知识
 - 集成电路的概念(接上一讲)
 - 集成电路的制作过程
 - 硅集成电路的发展趋势
- 硅栅CMOS集成电路版图流程
- CMOS集成电路工艺中的元件
 - MOS晶体管
 - 集成电阻
 - 集成电容
 - 互连线
 - BJT晶体管和二极管
 - 集成电感/变压器

版图




剖面图







N-well




active



metal1




N-implant



P-implant




poly




contact


1. 阱——做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底




2. 有源区——做晶体管的区域（G,D,S,B区）， 封闭图形处是氮化硅掩蔽层， 该处长场氧化层



3. 多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅。




4. 有源区注入——P+,N+区。做源漏及阱或衬底连接区的注入。




4. 有源区注入——P+,N+区。做源漏及阱或衬底连接区的注入。


版图




剖面图



5. 接触孔——多晶硅，扩散区和金属线1接触端子。



6. 金属1——做金属连线，封闭图形处保留铝



版图流程 (7)



4 有源区注入

5 接触孔

6 金属线1




7 通孔——两层金属连线之间连接的端子

8 金属线2——做金属连线，封闭图形处保留铝



Question: 这是一个什么电路





- 集成电路设计背景知识
 - 集成电路的概念(接上一讲)
 - 集成电路的制作过程
 - 硅集成电路的发展趋势
- 硅栅CMOS集成电路版图流程
- CMOS集成电路工艺中的元件
 - MOS晶体管
 - 集成电阻
 - 集成电容
 - 互连线
 - BJT晶体管和二极管
 - 集成电感/变压器

■ MOS晶体管

- 最基本的有源元件
- 在CMOS工艺中，有**PMOS**和**NMOS**两种
- 可用作**跨导元件，开关，有源电阻，MOS电容**

MOS晶体管

■ MOS晶体管


- 最基本的有源元件
- 在CMOS工艺中，有**PMOS**和**NMOS**两种
- 可用作**跨导元件，开关，有源电阻，MOS电容**



为什么MOS管可以“扮演”这么多“角色”呢？

MOS晶体管

- 最基本的有源元件
- 在CMOS工艺中，有**PMOS**和**NMOS**两种
- 可用作**开关，跨导元件，有源电阻，MOS电容**




为什么MOS管可以“扮演”这么多“角色”




MOS晶体管-两种类型

下面两个MOS管分别是什么类型？




(a)




(b)

MOS晶体管-两种类型

下面两个MOS管分别是什么类型？



(a) NMOS



(b) PMOS

它们有什么区别？


MOS晶体管的基本电学特性—I/V特性

以NMOS为例,NMOS有三个工作区

①截止区

②饱和区

③线性区(三极管区)


$$\left\{ \begin{array}{l} I_{DS} \approx 0, V_{GS} < V_{th} \\ I_{DS} \approx \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2, V_{GS} > V_{th}, V_{GS} - V_{th} < V_{DS} \\ I_{DS} \approx \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_{th}) - \frac{V_{DS}}{2} \right] \cdot \frac{V_{DS}}{2}, V_{GS} > V_{th}, V_{GS} - V_{th} > V_{DS} \end{array} \right.$$

MOS晶体管的基本电学特性—I/V特性

MOS管可用作**开关**，**跨导元件**，**有源电阻**，**MOS电容**

①截止区


$$I_{DS} \approx 0$$

②饱和区

$$I_{DS} \approx \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2$$

③线性区(三极管区)


$$I_{DS} \approx \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_{th}) - \frac{V_{DS}}{2} \right] \cdot \frac{V_{DS}}{2}$$



利用了MOS管不同的工作状态特性
那MOS电容又是利用了什么特性呢？

MOS晶体管的基本电学特性—C/V特性


MOS电容的接法



这样连接为




什么是电容?




MOS晶体管的版图

NMOS和PMOS的版图有什么相同和不同的地方？




NMOS晶体管版图




PMOS晶体管版图

W,L是我们可
以设计的最
重要的参数




NMOS晶体管剖面图



PMOS晶体管剖面图

MOS晶体管的隔离


- 在集成电路中，两个无关的晶体管都是用场氧隔离的；
- 先进工艺中改用浅沟槽隔离。



将MOS1和MOS2隔离开


MOS晶体管的并联

- 并联的接法: 晶体管的G端相连,D端相连, S端相连。
- 两个晶体管都导通,则 $I=I_1+I_2$;
- 每只晶体管相当于一个电阻, 它的并联和电阻并联的规律一样, 等效电阻减小, 电流增大。




MOS晶体管的并联

- 串联的接法: 晶体管的G端接一起,S端和另外一个晶体管的D端相连.
- 晶体管的串联和电阻的串联规律相同, 等效电阻增大, 电流不变: $I=I_1=I_2$.




MOS晶体管的串并联的物理实现



P1和P2是串联还是并联？ N1和N2是串联还是并联？

MOS晶体管的串并联的物理实现



P1和P2并联，N1和N2串联



这是一个什么电路的版图实现？

其他元件

MOS集成电路是以MOS晶体管(MOSFET)为主要元件构成的电路，以及将这些晶体管连接起来的互连线，此外，集成电阻，电容，以及寄生三极管，二极管等，也是MOS集成电路中的重要元件。

■ 集成电路设计背景知识

- 集成电路的概念(接上一讲)
- 集成电路的制作过程
- 硅集成电路的发展趋势

■ 硅栅CMOS集成电路版图流程

■ CMOS集成电路工艺中的元件

- MOS晶体管
- 集成电阻
- 集成电容
- 互连线
- BJT晶体管和二极管
- 集成电感/变压器

- **集成电路中的电阻可以用金属膜、掺杂的多晶硅，或者扩散区形成；**
- **电阻和芯片中其他元器件的连接是通过与金属形成接触而实现的；**
- **与MOS工艺兼容的电阻包括扩散电阻、多晶硅电阻和n阱(或p阱)电阻。**


集成电阻

➤ 多晶硅电阻

- 多晶硅电阻做在场区上；
- 可通过注入杂质, 使其方块电阻变大, 制作高阻值电阻。

$$R = R_{\square \text{poly-Si}} \cdot L/W$$

- 典型值: $R_{\square \text{poly-Si}} = 150 \sim 200 \Omega$





集成电阻

➤ NWELL电阻

- 因为阱是低掺杂的，方块电阻较大，因此大阻值的电阻亦可以用阱来做。

$$R = R_{\square \text{well}} \cdot L/W$$

- 典型值： $R_{\square \text{well}} = 1\text{k}\Omega$



集成电阻

NWELL电阻 (Cont.)

- 非线性


$$R \approx R_0(1 + \alpha_1 V + \alpha_2 V^2)$$

- 典型值:

$$\alpha_1 : 8.5 \times 10^{-3} V^{-1}$$

$$\alpha_2: 9.8 \times 10^{-4} V^{-2}$$

- 寄生电容效应



集成电阻

➤ MOS管电阻


- 工作在线性区的MOS管可用作电阻
- 它是一个可变电阻, 其变化取决于各极电压的变化:

$$R = \frac{V_{DS}}{I_{DS}} = \frac{V_{DS}}{k \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]} = \frac{1}{k \left(V_{GS} - V_T - \frac{V_{DS}}{2} \right)}$$

$V_{GS} - V_T$ 应远大于 V_{DS} ,
才能保证线性度

导线电阻 (互连线)

➤ 互连线电阻




$$R = \frac{\rho L}{HW}$$

方块电阻 (Sheet Resistance)

$R_{\square}$

$R_1 \equiv$

R_2






• 典型值

- 金属(铝, 铜)—— $0.05\Omega/\square$
- 多晶硅—— $10 \sim 15 \Omega/\square$
- 扩散区 ($N+$) —— $20 \sim 30 \Omega/\square$

➤ 导线电阻

- 金属导线 $\rightarrow 0.05 \sim 0.1 \Omega/\square$
- 扩散区 (N+) $\rightarrow 50 \sim 150 \Omega/\square$



■ 集成电路设计背景知识

- 集成电路的概念(接上一讲)
- 集成电路的制作过程
- 硅集成电路的发展趋势

■ 硅栅CMOS集成电路版图流程

■ CMOS集成电路工艺中的元件

- MOS晶体管
- 集成电阻
- 集成电容
- 互连线
- BJT晶体管和二极管
- 集成电感/变压器

➤ **集成电路中高性能电容器应具有的特点：**


- **–(1)良好的匹配精度；**
- **–(2)低电压系数；**
- **–(3)高的有效电容量和寄生电容量比值；**
- **–(4)高的单位面积电容；**
- **–(5)低的温度依赖性。**

集成电容

➤ MOS电容

- 结构和MOS晶体管一样, 是一个感应沟道电容, 当栅上加电压形成沟道时电容存在, 一极是栅, 另一极是沟道, 沟道这一极由S(D)端引出。
- 电容的大小取决于面积、氧化层的厚度及介电数.

$$C = \varepsilon \cdot \frac{WL}{t_{ox}}$$




集成电容


➤ MOS电容 (Cont.)

• 特点:

- 单位面积电容最大的电容
- 沟道电阻问题
- 存在漏电问题
- 非线性电容，适用于电源滤波
- 沟道长度需权衡考虑



MOS电容C/V特性





减小沟道电阻的方法

集成电容

➤ MIM (Metal-Insulator-Metal) 电容

- 在先进的CMOS工艺中，可在最高层金属与次高层金属间增加一层电容金属层（CTM）制作MIM电容；
- 需要额外的一层版（为什么？）
- 因用高层金属实现，故底板寄生电容小、电容品质高。
- 典型值：1fF/ μm^2



金属-绝缘层-金属（MIM）电容

——在数模混合和模拟工艺中常用的片内电容


➤ “夹心” 电容

- 线性电容

- 电容值为：


$$C=C_1+C_2+C_3+C_4$$

- 底板寄生电容大约为 $(50\%\sim 60\%\cdot C)$



➤ 梳状金属电容 (MOM, (Metal-Oxide-Metal))

- 利用同层相邻金属线的侧墙寄生电容
 - 线性电容
 - 电容密度随着工艺缩小而增大
 - 与数字工艺兼容



■ 集成电路设计背景知识

- 集成电路的概念(接上一讲)
- 集成电路的制作过程
- 硅集成电路的发展趋势

■ 硅栅CMOS集成电路版图流程

■ CMOS集成电路工艺中的元件

- MOS晶体管
- 集成电阻
- 集成电容
- 互连线
- BJT晶体管和二极管
- 集成电感/变压器

➤ 互连线


- 电路由元件和元件间的连线构成；
- 理想的连线在实现连接功能的同时，不带来额外的寄生效应
- 在版图设计中，可用来做连线的层有：

金属，扩散区，多晶硅

互连线

- 对于VLSI芯片，互连线所占用的面积远远超过晶体管所占用的面积。
- 互连线的寄生效应对电路性能带来严重影响。
- 随着器件尺寸按比例缩小，电路的门延迟时间不断减小，但是由于互连线的寄生参数不能按比例减小，使得互连线的RC延迟影响相对加大。

• 举例 0.18um technology M2




• 连线寄生模型

- 串联寄生电阻
- 并联寄生电容




$$t_p = 0.38 * R_u C_u * L^2$$



简单的长导线寄生模型

互连线的寄生

➤ 互连线电阻




$$R = \frac{\rho L}{HW}$$

方块电阻 (Sheet Resistance)

$R_{\square}$

$R_1 \equiv$


R_2



• 典型值


- 金属(铝, 铜)—— $0.05\Omega/\square$
- 多晶硅—— $10 \sim 15 \Omega/\square$
- 扩散区 ($N+$) —— $20 \sim 30 \Omega/\square$

互连线电容



单位长度底板电容的经验公式:

$$C = \varepsilon \left[\frac{w}{h} + 0.77 + 1.06 \left(\frac{w}{h} \right)^{0.25} + 1.06 \left(\frac{t}{h} \right)^{0.5} \right]$$



■ 串联寄生电阻和并联寄生电容的影响

- 电流导线，电阻造成直流和瞬态压降（如电源线）
- 电压信号线上，分布电阻电容带来延迟
- 信号线间的寄生电容带来串扰问题

■ 版图设计时要尽量缩短导线长度、减小寄生电容

■ 集成电路设计背景知识

- 集成电路的概念(接上一讲)
- 集成电路的制作过程
- 硅集成电路的发展趋势

■ 硅栅CMOS集成电路版图流程

■ CMOS集成电路工艺中的元件

- MOS晶体管
- 集成电阻
- 集成电容
- 互连线
- BJT晶体管和二极管
- 集成电感/变压器

衬底双极晶体管(BJT)

➤ 衬底BJT


- 有源元件之一;
- 对于N阱CMOS工艺, 可实现PNP BJT;
- 可用于电压基准电路。

衬底BJT

- PNP BJT的版图和结构

- 特点：

- 1) 集电极C电压受到限制，必须接地
- 2) 基区宽度 W_B 没有很好控制，电流增益差别较大
- 3) 结构上的两个主要参数：基区宽度 W_B 和BE结面积A



二极管 (Diode)

➤ 二极管



- 有源元件之一;
- 对于N阱CMOS工艺, 有PSD/NWELL和NSD/P-epi两种类型;
- 主要用于ESD保护电路。

二极管

- PSD/NWELL Diode的版图和结构


- 特点:

- 1) 存在寄生PNP BJT问题, 电流容易漏到衬底, BJT的beta范围可从 <0.1 到 >10
- 2) 有较大的串联寄生电阻
- 3) 结构上的主要参数: 结面积A



二极管

- **NSD/P-epi Diode的版图和结构**
- **特点：**
 - 1) C端的电压要低于衬底电压才能正向导通
 - 2) 在ESD中用于抑制负的尖峰电压
 - 2) 结构上的主要参数：结面积A



■ 集成电路设计背景知识

- 集成电路的概念(接上一讲)
- 集成电路的制作过程
- 硅集成电路的发展趋势

■ 硅栅CMOS集成电路版图流程

■ CMOS集成电路工艺中的元件


- MOS晶体管
- 集成电阻
- 集成电容
- 互连线
- BJT晶体管和二极管
- 集成电感/变压器

➤ 集成电感

- 常用的无源器件之一
- 常用在功率放大器、振荡器、功分器、混频器等射频电路中
- 现在几乎所有的工艺中PDK都带有标准化的电感



- 品质因素低
 - CMOS工艺下电感典型的品质因素低于20;
- 电感值低
 - 受限于面积
 - Question: 如何增大单位面积电感值?
- 电感面积大 → 成本高
- 自谐振频率低



- 集成电路设计背景知识
 - 集成电路的概念(接上一讲)
 - 集成电路的制作过程
 - 硅集成电路的发展趋势
- 硅栅CMOS集成电路版图流程
- CMOS集成电路工艺中的元件
 - MOS晶体管
 - 集成电阻
 - 集成电容
 - 互连线
 - BJT晶体管和二极管
 - 集成电感/变压器