

微电子学最新进展

第一讲

纳米CMOS器件及制造技术

钱 鹤

清华大学集成电路学院

课程安排

1. 钱鹤 纳米 CMOS 器件及制造技术
2. 高滨 新型存储器的工作原理及发展趋势
3. 王志华 面向生物医疗应用的集成电路设计技术
4. 蔡坚 封装技术
5. 池保勇 射频/毫米波集成电路
6. 姜汉钧# ADC/DAC 技技术
7. 刘雷波 数字集成电路设计前沿挑战与关键技术
8. 谢翔 以人为中心的数字系统低功耗设计技术

课程安排

- 9. 任天令 智能微纳传感技术
- 10. 尹首一 深度学习、深度神经网络和数字神经网络处理器
- 11. 苏菲 集成电路测试、可测性设计与芯片生命周期健康管理
- 12. KYOKU IHOU 先进制程芯片用硅材料
- 13. 刘玉玺 量子信息处理
- 14. 王喆垚 集成微系统
- 15. 王燕 集成电路设计软件（EDA）技术的发展

目 录


□ 制造技术——以光刻为例

- 分辨率和景深
- 提高分辨率的办法
- EUV光刻技术

□ 纳米CMOS器件


- Scaling面临的主要Issue
 - ✓ 栅控能力的限制
 - ✓ 应变Si沟道
 - ✓ 功耗的限制
 - ✓ 互联的限制
- 后摩尔时代的四大瓶颈
 - ✓ 三维堆叠与HBM
 - ✓ 存算一体
 - ✓ Chiplet
 - ✓ 超陡亚阈值器件

集成电路制造中各种工艺设备所占的比重





分步缩小投影式光刻 (Stepper)

Wafer stepper
10x 5x or 4x reduction
step and repeat





掩膜板 (Mask)



Stepper掩膜板的结构



掩膜板 (Mask)




曝光台 (工件台)



利用压电陶瓷驱动可以获得纳米级的移动精度




(a) 掩模对准标记



(b) 硅片对准标记



利用光栅对准技术可以获得纳米级的对准精度

Stepper光刻机的结构：



分步缩小投影式光刻 (Stepper)

The optical lithography process flow



目 录

□ 制造技术——以光刻为例


- 分辨率和景深
- 提高分辨率的办法
- EUV光刻技术

□ 纳米CMOS器件

- Scaling面临的主要Issue
 - ✓ 栅控能力的限制
 - ✓ 应变Si沟道
 - ✓ 功耗的限制
 - ✓ 互联的限制
- 后摩尔时代的四大瓶颈
 - ✓ 三维堆叠与HBM
 - ✓ 存算一体
 - ✓ Chiplet
 - ✓ 超陡亚阈值器件

考虑夫琅和费衍射的爱里 (Airy) 圆环:



对于直径 $d=2a$ 的圆图形



First minimum

$$q_1 = 1.22 \frac{R\lambda}{2a} = 1.22 \frac{f\lambda}{d}$$

瑞利 (Rayleigh) 准则:




系统的数值孔径 (NA)


$$NA_i = n \sin \theta = n \sin \left[\arctan \left(\frac{D}{2f} \right) \right] \approx n \frac{D}{2f}$$

数值孔径的大小是可以通过物镜的设计改变的，对于给定投影缩小比例（通常Stepper是缩小5倍）的情况， f 是确定的， n 受镜头材料制约也很难改变，唯一有效的手段是增大物镜的直径。

制造大直径、无畸变的镜头技术上是一个比较困难的事。



Depth of Focus (DOF)



Stepper光学系统的核心参数

Stepper projection optics

Definitions

Numerical aperture (NA) = $n \sin \theta$

λ (g-line) = 436 nm

λ (i-line) = 365 nm

λ (KrF) = 248 nm

λ (ArF) = 193 nm

λ (F₂) = 157 nm

Resolution

Rayleigh resolution

Traditional $k_1 = 0.8$

Advanced $k_1 = 0.3 - 0.5$

$$R = k_1 \frac{\lambda}{NA} = k_1 \frac{\lambda}{n \sin \theta}$$

Depth of focus

Rayleigh Depth of Focus

Traditional $k_2 = 1.0$


$$DoF = n k_2 \frac{\lambda}{NA^2}$$

Alternate expression

$$DoF = n \frac{k_2}{k_1^2} \cdot \frac{R^2}{\lambda}$$

Lens examples

Wavelength	NA	k_1	Resolution (μm)	DoF (μm)
i-line	0.62	0.48	0.28	0.95
KrF	0.82	0.36	0.11	0.37
ArF	0.92	0.31	0.065	0.23



目 录

□ 制造技术——以光刻为例



- 分辨率和景深
- 提高分辨率的办法
- EUV光刻技术

□ 纳米CMOS器件

- Scaling面临的主要Issue
 - ✓ 栅控能力的限制
 - ✓ 应变Si沟道
 - ✓ 功耗的限制
 - ✓ 互联的限制
- 后摩尔时代的四大瓶颈
 - ✓ 三维堆叠与HBM
 - ✓ 存算一体
 - ✓ Chiplet
 - ✓ 超陡亚阈值器件

采用更短波长的光源

光源类型		波长 (Wavelength)
EUV 光源 (Extreme Ultraviolet Lithography)		13.5nm
DUV 光源 (Deep Ultraviolet Lithography)	ArF+ immersion	193nm(等效 134nm)
	F2	157nm
	ArF	193nm
	KrF	248nm
汞灯光源	i-line	365nm
	h-line	405nm
	g-line	436nm





可见光: 400-700nm


卤素灯的谱线

采用更短波长的光源


ArF准分子激光 (193nm) 是目前广泛使用的光源, 进一步缩小波长一方面受到没有足够功率和稳定性激光器的限制, 另一方面也受到光线大气吸收的限制。



移相掩膜 (phase shifter) 技术




(a)




(b)

Alternating phase shifter



$$\text{Resolution} = 0.5 \lambda / \text{NA}$$

(c)





$$\text{Resolution} = 0.25 \lambda / \text{NA}$$

光学临近效应修正技术


Optical proximity correction

Counterbalance unfavorable lithographic pattern distortions


Examples:



Sub resolution patterns




Design for Manufacture (DFM) 技术




DFM的代价是使得Mask费用极具攀升，巨额的NRE甚至改变了产业生态：

- 28nm 一套Mask约950万
- 14nm 一套Mask约3550万（叠加版数的增加）
- 7nm 一套Mask约7000万以上（引入EUV光刻版）
- 5nm 一套Mask约1亿元以上（大量引入EUV光刻版）

ASIC----可编程逻辑SoC----FPGA





浸润式光刻技术 (Immersion)



conventional dry lithography



wet or immersion lithography

寝润式光刻技术 (Immersion)



采用更短波长的光源

光源类型		波长 (Wavelength)
EUV 光源 (Extreme Ultraviolet Lithography)		13.5nm
DUV 光源 (Deep Ultraviolet Lithography)	ArF+ immersion	193nm(等效 134nm)
	F2	157nm
	ArF	193nm
	KrF	248nm
汞灯光源	i-line	365nm
	h-line	405nm
	g-line	436nm



可见光：400-700nm



卤素灯的谱线

加上DFM、Immersion等措施（使得等效NA大于1，达到1.35），193nm光源stepper的极限分辨率可以做到38nm



	David Mann (GCA) 4800	ASML/ 40	ASML/ 300	ASML/ 1100	ASML 19×0i	ASML 3100	ASML 3300
Year of 1st prototype	1975	1987	1995	2000	2007	2009	2012
Wavelength (nm)	436	365	248	193	193	13.5	13.5
NA	0.28	0.4	0.57	0.75	1.35	0.25	0.33
k_1	0.90	0.77	0.57	0.39	0.27	0.50	0.44
CD (nm)	1400	700	250	100	38	27	18
Step/scan field (mm)	10 × 10	14 × 14	22 × 27	26 × 33	26 × 33	26 × 33	26 × 33
Pixels per field	50 × 10 ⁶	400 × 10 ⁶	10 × 10 ⁹	86 × 10 ⁹	600 × 10 ⁹	1.2 × 10 ¹²	2.6 × 10 ¹²
Weight (kg)	2	20	250	400	1080	700	1600

DPT(double patterning tech.)技术的一种用法：

把一层版上的图形按其特点分成两类，分别放到两个版上，分别按其图形特点优化光刻参数，从而优化光刻图形的分辨率



Break through technology will be required on DPT CDU control
Overlay could be achieved with new platform performance or self aligned concept.



DPT(double patterning tech.)技术的另一种用法：




Fig. 2: Self-aligned spacer avoids mask misalignment. Source: Lam Research






Fig. 3: Double patterning increases density. Source: Lam Research

还可以把上页中的两中DPT联合使用，成为SAQP：




多重曝光技术已成为加工超分辨率（超过38nm）图形的一种常用方法，代价是增加光刻次数和工艺复杂度，只能加工特定形状的图形，且图形质量不好（不能替代EUV）



DPT: Double patterning technology, QPT: Quad patterning technology
SARP: Self-aligned repeat patterning

多重曝光技术在16nm、10nm和7nm技术节点被广泛采用，特殊情况甚至5nm也可以实现，但同时也带来了成本的提升，使得28nm工艺成为了折合单位门造价的最低点



目 录


□ 制造技术——以光刻为例

- 分辨率和景深
- 提高分辨率的办法
- **EUV光刻技术**

□ 纳米CMOS器件



- Scaling面临的主要Issue
 - ✓ 栅控能力的限制
 - ✓ 应变Si沟道
 - ✓ 功耗的限制
 - ✓ 互联的限制
- 后摩尔时代的四大瓶颈
 - ✓ 三维堆叠与HBM
 - ✓ 存算一体
 - ✓ Chiplet
 - ✓ 超陡亚阈值器件

极紫外(EUV)光刻技术




- ❑ EUV光源 (13.5nm)
- ❑ 光路在真空中；
- ❑ 全反射系统；
- ❑ 版也是反射式的；
- ❑ 特殊的光刻胶（与电子束光刻的胶类似）。

An EUV step-and-scan lithographic exposure system



EUV与紫外 (ArF\KrF) 光刻技术的比较


EUV lithography / ArF-imm, ArF, KrF




EUV lithography / mask

[Key Concerns]

- ✓ Blank defect
- ✓ Phase defect
- ✓ Pellicle
- ✓ Scanner defectivity





EUVL Mirror



Mo/Si multilayer

EUVL Mask



EUV mask blank and patterned mask







图 3.EUV 光刻掩膜

193nm stepper和EUV光刻图形的对比：



哪个技术节点开始要用EUV光刻？

7nm Foundry logic			7nm Foundry logic 2 nd Gen			7nm Foundry logic 3 rd Gen			5nm Foundry logic		
Layer	Pitch (nm)	Lithography	Layer	Pitch (nm)	Lithography	Layer	Pitch (nm)	Lithography	Layer	Pitch (nm)	Lithography
Fin	29-30	SAQP	Fin	29-30	SAQP	Fin	29-30	SAQP	Fin	20	SAQP
Gate	56-57	SADP	Gate	56-57	SADP	Gate	56-57	SADP	Gate	45-50	SADP
Contact	~56-57	LE3	Contact	~56-57	EUV	Contact	~56-57	EUV	Contact	45-50	EUV
1x Metal	40 1D	SADP	1x Metal	40 1D	SADP	1x Metal	36 2D	EUV	1x Metal	26 1D	EUV
1x Via	~60	LE3	1x Via	~60	EUV	1x Via	~60	EUV	1x Via	38	EUV


2018

Early 2019

Late 2019

2020

华为mate60中的7nm麒麟9000处理器就是用SADP和SAQP做的，甚至据说还在向5nm推进




小 结

投影光刻系统分辨率的限制来自哪里？

- ☐ 衍射和干涉
- ☐ 焦深限制

改善分辨率的努力

- ☐ 平面化工艺 (CMP, 通过“硬掩膜”转移)
- ☐ 光刻版方面 (DFM)
- ☐ 浸润式光刻 (Immersion)
- ☐ 双曝光 (DPT) 和四曝光 (SAQP)
- ☐ 新的更短波长光源 (EUV)



目 录


□ 制造技术——以光刻为例

- 分辨率和景深
- 提高分辨率的办法
- EUV光刻技术


□ 纳米CMOS器件

- Scaling面临的主要Issue
 - ✓ 栅控能力的限制
 - ✓ 应变Si沟道
 - ✓ 功耗的限制
 - ✓ 互联的限制
- 后摩尔时代的四大瓶颈
 - ✓ 三维堆叠与HBM
 - ✓ 存算一体
 - ✓ Chiplet
 - ✓ 超陡亚阈值器件

MOS Scaling Down的几个阶段



当然，在DTC0阶段器件结构的演进还在继续
(仍然是围绕提高栅控能力)



目 录

□ 制造技术——以光刻为例


- 分辨率和景深
- 提高分辨率的办法
- EUV光刻技术

□ 纳米CMOS器件


- **Scaling面临的主要Issue**
 - ✓ 栅控能力的限制
 - ✓ 应变Si沟道
 - ✓ 功耗的限制
 - ✓ 互联的限制
- 后摩尔时代的四大瓶颈
 - ✓ 三维堆叠与HBM
 - ✓ 存算一体
 - ✓ Chiplet
 - ✓ 超陡亚阈值器件

器件结构优化和演进需要考虑的主要因素：


$$I_{D,Sat} = \mu W C_{inv} v_s (V_G - V_{th}) \quad v_s \text{ is the saturation velocity for short channel lengths}$$



栅长缩短到65-45nm, 对应的SiO₂栅厚度需要降低到接近1nm, 而SiO₂栅的厚度低于1.2nm将引起较严重的栅漏电和B穿通问题, 因此, 一般到45nm技术代需要开始引入high-k介质, 减小电学厚度而不减小物理厚度



From classical scaling to material enhanced scaling...



Performance increase comes no longer "free" with just feature size scaling. New materials and structures needed to enable performance scaling.

什么是EOT ?

随着栅长减小栅控能力减弱（短沟道效应），而MOS的栅控能力与单位面积下的栅电容 C_{ox} 相关，增大 C_{ox} 的办法除了减小栅的厚度以外，还有增大栅介质的介电常数。


Effective oxide thickness (EOT):

$$t_{ox\,eff} = \frac{\epsilon_{ox}}{\epsilon_{high-k}} t_{high-k}$$

可能用于MOS器件的高介电常数介质:

Al_2O_3 , HfO_2 , ZrO_2 , Ta_2O_5 , TiO_2 , MoO_2 , OsO_2 , IrO_2 , etc.

不同high-k介质物理厚度与EOT的关系




为什么14纳米及以下工艺不能继续采用平面MOS结构？


为了维持栅控能力，22nm平面MOS需要的EOT在0.53nm左右，而进一步scaling down，EOT将会低于0.5nm

表 2.3 等效栅氧厚度的降低趋势(ITRS)

Reference	2000 ITRS		2004 ITRS	2008 ITRS	2009 ITRS		
Node(nm)	180	130	90	65	45	32	22(21)
MPU EOT(nm)	1.9	1.5	1.2	1.1	0.95	0.75	0.53




(a) EOT 厚度




(b) 晶体管电源电压

几种适合作为High-k栅介质材料的主要理化特性



即使使用high-k介质，EOT小于0.5nm也是比较困难的：
high-k栅介质的主要问题是界面态，为了减少Si/ high-k介质之间的界面态，通常在Si上先生长一层SiO₂过渡层（IL），但该过渡层会大大制约降低整个栅介质EOT的能力，使得EOT做到0.5nm以下比较克难






✓ ZIL provides additional EOT benefit.


FinFET

14-16nm工艺代的主要特点：

□最主要的演进是放弃了以前各代技术一直延用的平面MOS器件结构，而改用了FinFET器件结构；



FinFET器件结构



Intel introduces 14 nm technology





2nd generation Tri-gate transistors

42 nm fin pitch

70 nm gate pitch


52 nm interconnect pitch

.0588 μm^2 SRAM cell




FinFET的工艺节点与特征尺寸


Intel's 22nm




Intel's 14nm



Intel's 10nm



Fin Scaling Trend




	22nm	14nm	10nm	7nm	L/W ratio ~2.5
沟道长度	25	22	19	16	
鳍片宽度	10	9	8	7	
鳍片高度	34	42	~50	50+	
纵横比	3 : 1	5 : 1	6 : 1	7 : 1	




FinFET结构可疏解亚阈值斜率退化的问题，提高栅控能力，代价是制造复杂度提升


Proof-of-concept device demonstration of RMG SiGe Gate-All-Around. The improved electrostatics (low subthreshold swing) are clearly demonstrated.




High-pressure D_2 and surface treatment (TMAH) was used to improve the quality of SiGe channel FinFET & GAA devices.



Cross section and G_m for SiGe channel FinFETs and GAA nanowire FETs.




从维持栅控能力的角度看，MOS器件未来可能的发展趋势



Nano-sheet的主要困难在于加工技术:

——利用多层异质外延，之后再掏空Si层之间的材料，替换成gate-stack的材料


① Damage on Top Nano-sheet during Metal Gate Process




② Difficult Metal Gate removal for Multi-Workfunction

③ Work-function difference between Inner and Outer Gate


CFET (Complementary FET) 为压缩面积提供了新的途径



Density Scaling $\sim 1.5X - 2X$



CMOS器件结构的演进过程



目 录



□ 制造技术——以光刻为例

- 分辨率和景深
- 提高分辨率的办法
- EUV光刻技术

□ 纳米CMOS器件


- **Scaling面临的主要Issue**
 - ✓ 栅控能力的限制
 - ✓ **应变Si沟道**
 - ✓ 功耗的限制
 - ✓ 互联的限制
- 后摩尔时代的四大瓶颈
 - ✓ 三维堆叠与HBM
 - ✓ 存算一体
 - ✓ Chiplet
 - ✓ 超陡亚阈值器件

Scaling down引起沟道载流子迁移率降低的原因是多方面的，其中high-k栅介质与沟道之间的界面散射是主因




Interfacial layer and interface charges

- ❑ High k dielectrics have much **poorer interface quality** compared to SiO_2/Si interface : a large amount of Q_f and D_{it} .
- ❑ This results in **serious degradation of carrier mobility**.



nMOSFET.
Normalized transconductance is
within 67% of the SiO_2 control




pMOSFET.
Normalized transconductance is
within 51% of the SiO_2 control

施加应力改变某方向的晶格间距，从而改变能带结构，可以改变载流子的迁移率；



可采用对Si沟道施加某种应力的办法人为的改变其载流子的迁移率；

电子和空穴（NMOS和PMOS）迁移率随应变的变化规律是不一样的，这给实际工艺带来了复杂性。




利用异质外延施加应力的例子：

eGeSi (另一种)




**利用异质外延从沟道的侧面而不是底面施加应力
是更普遍的做法：**



应力工程的应用场合：

- 利用薄膜应力的工艺代价较低，但提升迁移率的效果也较低，且只适用于NMOS；利用异质外延的效果比较明显，但工艺代价也较高，有些公司在较早的工艺就开始引入，也有公司直到28nm才开始使用，一般认为28-32nm工艺节点沟道迁移率下降问题也很严重，需要引入异质外延应力工程。



利用薄膜应力：


CESL: Contact Etch Stop Layer
SMT: Stress Memorization Technology
PMD: Pre-Metal Dielectric

利用异质外延：

eSiGe & eSiC: Epitaxy of SiGe or SiC

GeSi和SiC外延设备是目前美国控制我们28nm扩产的一个主要“卡脖子”设备

随着scaling down, P-MOS中GeSi源漏中的Ge含量不断增高, 对Si沟道施加更大的压应变:




- Ge concentration in SiGe has increased to ~50%

此外, 选用110晶向也是提高PMOS空穴迁移率的一个有效方法


对非Si沟道 (GeSi、III-V) 的研发:

目前为止量产IC的沟道材料都还是应力工程下的Si, 但对非Si沟道材料的研究一直在做, 由于FinFET PMOS 采用 (110) 沟道提高了迁移率, 降低了采用GeSi沟道提高PMOS性能的紧迫性。


但GeSi/Ge仍有望成为首先进入实用的非Si沟道材料 (3nm 工艺节点?)



(a)





(b)



(a)

(b)



目 录


□ 制造技术——以光刻为例

- 分辨率和景深
- 提高分辨率的办法
- EUV光刻技术



□ 纳米CMOS器件

- **Scaling面临的主要Issue**
 - ✓ 栅控能力的限制
 - ✓ 应变Si沟道
 - ✓ **功耗的限制**
 - ✓ 互联的限制
- 后摩尔时代的四大瓶颈
 - ✓ 三维堆叠与HBM
 - ✓ 存算一体
 - ✓ Chiplet
 - ✓ 超陡亚阈值器件

Increase in the power density of VLSI chips



电路电源电压的降低远不及预期：




(b) 晶体管电源电压

亚阈值斜率决定了什么？

Transistor structures for V_{dd} scaling


Supply voltage is biggest lever to address power/performance trade-off.




- Nanowire FET needed for improved subthreshold slope and reduced DIBL (Drain Induced Barrier Lowering). Subthreshold slope limited to 60mV/decade.
- TunnelFETs can potentially obtain sub-60mV subthreshold slopes.

Lowering the supply voltage requires a steep subthreshold slope in order to limit the leakage current. TunnelFETs are currently the most viable option for this.


为什么 MOS 型器件的亚阈值斜率不可能超过 $60\text{mV}/\text{dec}$?



TFET—未来超低功耗电路的基础器件？



什么是负电容？




铁电材料的“负电容”特性




铁电材料 BaTiO_3 的电极化常量随电场的变化曲线关系。在一定条件下，铁电材料表现出“负电容”特性

NCFET—未来超低功耗电路的基础器件？

Baseline FET



NCFET



目 录

□ 制造技术——以光刻为例


- 分辨率和景深
- 提高分辨率的办法
- EUV光刻技术

□ 纳米CMOS器件

- **Scaling面临的主要Issue**
 - ✓ 栅控能力的限制
 - ✓ 应变Si沟道
 - ✓ 功耗的限制
 - ✓ **互联的限制**
- 后摩尔时代的四大瓶颈
 - ✓ 三维堆叠与HBM
 - ✓ 存算一体
 - ✓ Chiplet
 - ✓ 超陡亚阈值器件


IC中的互连线：

- 一个大规模IC中互连线的最细线宽达到15-20nm，而总长度达到了几十公里的量级；




IC中的互连线:

➤ 互联的延迟远大于（2-3个数量级）器件的延迟；



缓解布线密度、互联延迟、IR drop、供电能力以及模拟电路中片上电感Q值等问题的办法，其实主要就是线宽和金属厚度的分级部署




模拟电路

数字电路

Cu布线技术面临的主要挑战

替代金属在研发，但尚没有投入量产（电阻率低于Cu且比Cu更稳定，以减小对barrier layer的压力）

What is better than Cu?



Element short list

Pt-group metals
(Pt, Pd, Rh, **Ru**, Ir, Os)

Co, Ni



Mo

Nb, (Cr)

This list is
(almost)
exhaustive!

背面供电是缓解布线挑战的措施之一

PowerVia



目 录

□ 制造技术——以光刻为例

- 分辨率和景深
- 提高分辨率的办法
- EUV光刻技术

□ 纳米CMOS器件

- Scaling面临的主要Issue
 - ✓ 栅控能力的限制
 - ✓ 应变Si沟道
 - ✓ 功耗的限制
 - ✓ 互联的限制
- 后摩尔时代的四大瓶颈
 - ✓ 三维堆叠与HBM
 - ✓ 存算一体
 - ✓ Chiplet
 - ✓ 超陡亚阈值器件

芯片技术进一步发展面临的四大瓶颈


带宽瓶颈



大规模集成电路中互连线已超过10层、线宽和间距达到15-20nm，而总长度达到了几十公里

由互联决定的带宽，而不是逻辑决定性能
“带宽墙”


存储瓶颈



传输带宽和存储器的速度是瓶颈

存算分离的传统架构带来的
“存储墙”

面积瓶颈



英伟达GA100 GPU芯片
542亿晶体管 (5nm),
826mm², 达到了光刻机曝光视场的极限

曝光视场和单芯片良率限制芯片面积，导致
“面积墙”

功耗瓶颈



散热速度的极限大概在100W/cm²，而目前GPU的功耗已超过800W

单芯片的功率密度已达到液冷散热速度的极限
“功耗墙”

芯片技术进一步发展面临的四大瓶颈


带宽瓶颈



大规模集成电路中互连线已超过10层、线宽和间距达到15-20nm，而总长度达到了几十公里

由互联决定的带宽，而不是逻辑决定性能
“带宽墙”


存储瓶颈



传输带宽和存储器的速度是瓶颈

存算分离的传统架构带来的
“存储墙”

面积瓶颈



英伟达GA100 GPU芯片
542亿晶体管 (5nm),
826mm², 达到了光刻机曝光视场的极限

曝光视场和单芯片良率限制芯片面积，导致
“面积墙”


功耗瓶颈




散热速度的极限大概在100W/cm²，而目前GPU的功耗已超过800W

单芯片的功率密度已达到液冷散热速度的极限
“功耗墙”

2D封装 → 3D封装 → 3D集成 (M3D) :




Traditional 2D integration



Emerging technology

TSV-based 3D integration



Monolithic 3D integration

● PCB wires

~ 100 wires per chip

High parasitic effect

Low
bandwidth

● Through silicon vias

~ 10^6 TSVs per chip

Low parasitic effect

High bandwidth

● Inter layer vias (ILVs)

~ 10^9 ILVs per chip

Ultra-low parasitic effect

Ultra-high bandwidth

M3D (monolithic 3D)


■ 在单芯片上进行垂直堆叠多个存算功能层，支持层间高密度、高带宽互连，实现存算融合的单片三维集成架构，大大提升芯片集成度和功能多样性



传统2D集成



多片三维封装与集成




单片三维集成M3D




尺寸	~1 mm	~2-10 μm	~100 nm	20~100X
密度	/	~10 ⁵ mm ⁻²	~10 ⁸ mm ⁻²	~1000X
延时	~1 us	~10 ns	<0.1 ns	~100X
带宽	~10 GB/s	~100 GB/s	>10 TB/s	~100X

关键点：低温下制备半导体材料、层间带宽、异质架构的集成


DDR vs HBM



采用DDR-DRAM的“存储墙”“功耗墙”问题



采用HBM架构可以大大拓展访问DRAM的带宽和降低功耗，实现所谓“近存计算”



DDR vs HBM

	堆叠层数	有效位宽 (bits)	容量 (GB)	带宽 (Gbps)
DDR4	1	64	2	3.2
DDR5	1	64	8	6.4
HBM1	4	1024	1	128
HBM2	4/8	1024	4/8	256
HBM3	8/12	1024	16/24	819

❑ HBM降低功耗的主要途径:

- ✓ 通过使用更宽的数据总线而不是提高频率实现更高的带宽，HBM可工作在相对较低的时钟频率下；
- ✓ 具有更短的信号路径，尤其是对于大容量情况。

❑ HBM价格高的原因:

- ✓ 2.5D封装的成本：TSV/macro-bump、存储层减薄到40-30微米；
- ✓ 低功耗设计和整体热控制；
- ✓ 成品率的叠加效应。

芯片技术进一步发展面临的四大瓶颈


带宽瓶颈



大规模集成电路中互连线已超过10层、线宽和间距达到15-20nm，而总长度达到了几十公里

由互联决定的带宽，而不是逻辑决定性能
“带宽墙”


存储瓶颈



传输带宽和存储器的速度是瓶颈

存算分离的传统架构带来的
“存储墙”

面积瓶颈



英伟达GA100 GPU芯片
542亿晶体管 (5nm),
826mm², 达到了光刻机曝光视场的极限

曝光视场和单芯片良率限制芯片面积，导致
“面积墙”

功耗瓶颈




散热速度的极限大概在100W/cm²，而目前GPU的功耗已超过800W

单芯片的功率密度已达到液冷散热速度的极限
“功耗墙”


“存算分离” 是传统处理器算力提升的瓶颈

存储墙：




存储速度远低于计算速度

功耗墙：




10nm工艺下，存储和访问内存的功耗占比超过69%

冯诺依曼架构





处理器架构的演进之路



基于忆阻器的模拟域存算一体（CIM）技术

忆阻器：存算一体的新型器件




忆阻器具有非易失、多比特、低功耗的优势

存算一体新计算范式

$$\begin{bmatrix} x_1 & x_2 & \dots & x_m \end{bmatrix} \begin{bmatrix} g_{11} & g_{12} & \dots & g_{1n} \\ g_{21} & g_{22} & \dots & g_{2n} \\ \vdots & \vdots & \ddots & \vdots \\ g_{m1} & g_{m2} & \dots & g_{mn} \end{bmatrix} = \begin{bmatrix} I_1 & I_2 & \dots & I_n \end{bmatrix}$$

向量 × 矩阵 =



基于物理定律的矩阵向量乘法

	计算器件	计算范式	算子	架构
冯诺依曼计算系统	场效应晶体管	布尔逻辑数字计算	与门，非门	存算分离
存算一体计算系统	忆阻器	物理定律模拟计算	乘法，加法	存算一体

基于忆阻器的存算一体技术通过器件、计算范式和架构方面的革新，实现了对芯片存储墙功耗墙的瓶颈突破，为未来进一步大幅度提升算力和能效提供了一个可能的新路径。

芯片技术进一步发展面临的四大瓶颈


带宽瓶颈



大规模集成电路中互连线已超过10层、线宽和间距达到15-20nm，而总长度达到了几十公里

由互联决定的带宽，而不是逻辑决定性能
“带宽墙”


存储瓶颈



传输带宽和存储器的速度是瓶颈

存算分离的传统架构带来的
“存储墙”

面积瓶颈



英伟达GA100 GPU芯片
542亿晶体管 (5nm),
826mm², 达到了光刻机曝光视场的极限

曝光视场和单芯片良率限制芯片面积，导致
“面积墙”

功耗瓶颈




散热速度的极限大概在100W/cm²，而目前GPU的功耗已超过800W

单芯片的功率密度已达到液冷散热速度的极限
“功耗墙”

Chiplet:



- ❑ 突破了光刻曝光面积的限制
($\sim 850 \text{ mm}^2$) ;
- ❑ 各分块可采用不同的工艺;
- ❑ 相对于IP复用更降低了复用成本（但需事先定义好架构和接口）;
- ❑ 压缩大型高端芯片的开发时间和成本。



化整为零是突破面积瓶颈的自然选择

□ 化整为零之后不损失性能的保障：

- 子芯片之间的通讯带宽不受影响（甚至较2D更宽）；
- 高速接口协议、电路和物理结构；
- 合理的子芯片划分（相应的设计和仿真EDA工具）；
- 异质3D堆叠技术；
- 相关的技术标准。



芯片技术进一步发展面临的四大瓶颈


带宽瓶颈



大规模集成电路中互连线已超过10层、线宽和间距达到15-20nm，而总长度达到了几十公里

由互联决定的带宽，而不是逻辑决定性能
“带宽墙”


存储瓶颈



传输带宽和存储器的速度是瓶颈

存算分离的传统架构带来的
“存储墙”

面积瓶颈



英伟达GA100 GPU芯片
542亿晶体管 (5nm),
826mm², 达到了光刻机曝光视场的极限

曝光视场和单芯片良率限制芯片面积，导致
“面积墙”

功耗瓶颈



散热速度的极限大概在100W/cm²，而目前GPU的功耗已超过800W

单芯片的功率密度已达到液冷散热速度的极限
“功耗墙”

小结：

CMOS Scaling绝不仅仅是线条越来越小，而是需要在材料、结构乃至计算范式上的不断创新：

- ❑ 栅氧化层厚度逼近了其物理极限，为维持MOS器件的栅控能力，不得不放弃平面单栅结构，采用多栅结构；
- ❑ High-k栅介质引起的散射严重影响沟道载流子迁移率，需要采用应变沟道技术，甚至需要更换沟道材料；
- ❑ 由于平面尺寸缩小面临极限，也由于互联的限制，三维集成、chiplet是未来一个非常重要的发展方向；
- ❑ 存算一体从计算范式的角度为后摩尔时代的发展打开了另一扇门。

调研题目（任选其一）：

- 1、请评述7nm技术代中哪几步光刻采用了EUV？它们是不是其中图形尺寸最小的层吗？如果不是，那些图形尺寸更小层的光刻采用什么技术？并请对比EUV和DPT/SAQP的优劣。
- 2、请评述“后摩尔时代” Si基CMOS集成电路在哪些方面已出现饱和而很难再快速发展了？哪些方面还有潜力或有望开拓出一片新天地？你认为“后摩尔时代”最具潜力和价值的新技术可能是什么，为什么？
- 3、3D封装（包括chiplet）和3D集成（M3D）是两个很重要的发展方向，请从两者的优缺点、技术成熟度（难点）、关键性能差异、各自适合的典型产品等角度分析对比两种技术的异同。

谢谢！