

先进制程芯片用硅材料

清华大学集成电路学院

曲 伟峰

2025.12.10

内容:



- ✓ **硅产业发展简史**
 - 1) 日本半导体产业的崛起
 - 2) 美日半导体对抗及大口径硅材料研发
 - 3) 中国半导体产业现状

- ✓ **硅材料的基础知识**
 - 1) Grown-in缺陷形成机理

- ✓ **先进制程芯片用硅材料**
 - 1) COP-Free PW wafer
 - 2) Epi-Wafer
 - 3) Annealing Wafer
 - 4) SOI Wafer
 - 5) 本研究室的研究题目及进展介绍

内容:



✓ 硅产业发展简史

- 1) 日本半导体产业的崛起
- 2) 美日半导体对抗及大口径硅材料研发
- 3) 中国半导体产业现状

✓ 硅材料的基础知识

- 1) Grown-in缺陷形成机理

✓ 先进制程芯片用硅材料


- 1) COP-Free PW wafer
- 2) Epi-Wafer
- 3) Annealing Wafer
- 4) SOI Wafer
- 5) 本研究室的研究题目及进展介绍

集成电路简单工艺流程



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University


Integrated Circuit: IC





Si: 上帝的赠物

地壳内的硅含量



Si被采用的理由:

1. 资源丰富
2. 加工容易

地球上许多东西都含有硅元素



提取





硅元素



金属硅 (铸锭)

概念订正:

Si的地位



硅产业的发展简史



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

美国电话的普及急需稳定的放大器



- 1947年、美国贝尔实验室三位博士Shockley、Bardeen和Bratten发明了点接触晶体管。
- 1948年，美国贝尔实验室双极型晶体管发明。
- 1955年，锗晶体管收音机发售-日本东京通信工业（现索尼）
- 1956年、美国德州仪器宣布开发硅晶体管。
- 1958年、美国德州仪器的Jack Kilby取得了集成电路专利权。



点接触晶体管



双极型晶体管




J.Bardeen W.H.Brattain W.B.Shockley

1956年诺贝尔物理学奖



索尼创始人：井深 大



東京通信工業 製品



J. Kilby

2000年诺贝尔物理学奖



SiO₂膜发明者:
Lincoln J. Dericic

硅产业发展简史和日本的崛起



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

- 1959年，美国IBM推出晶体管计算机。
- 1960年，**半导体电视机发售-日本索尼。**
日本成为了世界上最大的半导体器件生产国
(相当于中国的农民工进城期)。
- 1964年，美国德州仪器宣布开发MOS IC。
- **日本夏普公司发布IC计算器。**
- 1965年，“摩尔定律”提出。
- 1969年，英特尔推出世界上第一款半导体存储器SRAM。

日本成为了世界上最大的半导体器件生产国


(相当于中国的农民工进城期)。

- 1964年，美国德州仪器宣布开发MOS IC。
- 日本夏普公司发布IC计算器。
- 1965年，“摩尔定律”提出。
- 1969年，英特尔推出世界上第一款半导体存储器SRAM。
日本转入量产技术开发，加强质量管理。
- 1970年，日本制造商进入DRAM并在高集成度方面取得进展。
- 1973年，日本东芝开发了用于发动机控制的12位微型计算机。
- 超LSI技术研究（1976-80）美国技术人员来日本学习！日本完成了从“仿造→改良→研发→原创”的过程，从学生变成老师，成为了半导体领域的世界霸主。




第一台电视机 TV8-301

美日“半导体对抗”的导火索，所谓的“電卓戦争”



55万円→0.1万円



每18个月单位面积内的晶体管数量翻1倍

日美“半导体对抗”勃发



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

背景:


- 上世纪80年代世界半导体市场的70%以上被日本占据!
- 美国半导体企业对日本低价电子产品倾销不满 (原创是美国)。
- 美国国内形成了“日本威胁论”气氛, 而日本国内也出现了“对美说NO”的风潮。
- 美国政府根据通商法第301条对日本实施制裁。



谈判代表: 半导体产业人协会 代表理事
牧本次生 (索尼副会长)

围绕半导体产业日本政府与美国政府发生了激烈的对峙, 导致
1990年之后日本的半导体产业逐渐失去了国际竞争力。

- 1986年~1991年第一次日米半导体协定
 - 1991年~1996年第二次日米半导体协定
(93年---渡日, 30年)
合計10年
- ◆ 日企中国转移→中国崛起助力 (例: 松下电器)



出典: 富士経済「2020年半導体材料市場の現状と将来展望」

日本半导体产业衰退与世界新格局



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

美国遏制日本发展的手段:


- ① 集成电路设计技术对日限制 (**技术封锁**)
- ② 扶植中国台湾, 韩国与日本抗衡 (**打群架**)
- ③ 打击日本工艺能力, 工艺技术的设备化




衰退原因:

- ① 失去进去计算机市场的最佳时机
- ② 企业整合后设备投资缓慢
- ③ 缺乏设计技术, 失去代工的机会

半导体产业新格局




- 具体内容: ① 美对日: 有定价权
② 美对日: 进出口数量限定权



大口径硅研发背景




- ① 政府投资在10所大学开展集成电路设计学习（基础）
- ② 技术和产业输出
- ③ 强化半导体材料及设备能力



- ✓ 控制外围技术，**占据产业链的关键位置。**
- ✓ 扶持**高技术产业**（例：索尼）

半导体（硅）技术的繁荣




- 經濟産業省和民间团体共同设立 Super Silicon Crystal Research Institute Corp. (SSI)，开展大口径硅材料研发。
- **1997-98 12inch Si Epi.研发参加。**

集成电路产业链的全球分工



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University


集成电路产业链：设计→**材料**→制造（**工艺和设备**）→**检测**



硅材料的发展：大口径化




清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University



2012/4~2013/3

Ingots=450mm




Wafer=450mm vs. 300mm




日本的集成电路产业地位



製造装置には独占的にシェアが高い分野がある



日本の半導体材料はシェアが高いものが多い



- 先进工艺制程的集成电路**制造设备**、**材料**市场主要被**欧美日**所**垄断**。
- Q: **美单独对中“半导体遏制”有效吗?**

中国半导体技术的现状




清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

中国

IMEC View of Logic Roadmap

现状:

N28成熟, N7攻关



对应材料:

掺氮
Si(100) Epi.

掺氮
Si(110) Epi.


IMEC View of Logic Roadmap




清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

中国现状:


Transistor Scaling Continues



Qi Xinag, ECS 2004, AMD



Forksheet extends logic and SRAM scaling roadmaps to "1nm" generation



imec patented

美对中集成电路功能材料的限制





清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

■ 14nm制程的12英寸大硅片被限制进口

- 2019年12月《瓦森纳协议》补充条款，**禁止向中国出售14nm及以下先进制程12英寸硅片**
- 更先进制程（**7/5/3nm**）对于硅片的要求更加苛刻，更是被严格禁运。

■ 下一代半导体被限制进口

- 2022年8月15日，美国将四项“新兴和基础技术”纳入瓦森纳协议出口管制目录
- **(1)氧化镓 (2)金刚石 (3)用于GAA器件结构的集成电路EDA软件 (4)燃气涡轮发动机压力增益燃烧技术**



美对中半导体遏制概要



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

		2022年10月之前	2022年10月起，联合日本和荷兰加入
主要战略目的		禁止向中国企业出售高端半导体 阻止中国高端半导体生产	阻止AI、超算领域的中国企业崛起 阻止中国生产尖端半导体
主要对象品类	半导体制品	最先进半导体（5G兼容SoC等） *对应部分中国企业，可直接对产品限制	直接限制先进计算机和超大规模计算机使用的半导体材料（AI半导体芯片）的制造
	半导体制造设备以及软件	先进半导体（10nm制程及以下） 制造用设备和软件（EUV等）	先进半导体（14-16nm以下制程） 用于制造先进计算机及超大规模计算机使用的半导体材料设备和软件（DUV等）
主要目标范围	最终使用者	✓ 防止与安保相关的中国企业（主要是一些中国科技头部企业） ✓ 一部分中国半导体企业（大型代工企业）	✓ 涉及安保内容的中国企业（AI领域的新兴企业） ✓ 中国半导体企业（半导体存储器企业）
	最终用途	➤ 用于军事用途（或最终供应给军方）	➤ 用于超大规模计算机的开发与制造 ➤ 用于先进半导体（14-16nm以下制程）的开发与制造
	其它	没有特殊限制	先进计算机的半导体设计和软件， 包括对于为中国服务的采购商业业务
	美国对人员限制	没有特殊限制	有关先进半导体开发和制造的业务 (技术开发、制造设备维护等)

← 范围扩大

← 精准打击



2022年8月 CHIPS法

（出典）Bloomberg

*消息源引美国商务部，具体内容请参照商务部产业安全保障局资料

小结1



- 我们处在硅时代，**集成电路产业**是AI的支柱，对于国家发展有举足轻重的影响。
- 第一，二，三，四代半导体材料不是替代是互补。
- 集成电路产业包括四部分：
①**设计** ②**材料** ③制造（**工艺**和设备）④检测。
- 美·日半导体对抗，导致了硅材料的提速发展。
- 我国半导体产业水平相对落后，急需解决从原料到加工的系统性问题，真正实现**自主可控**！

内容:



✓ 硅产业发展简史

- 1) 日本半导体产业的崛起
- 2) 美日半导体对抗及大口径硅材料研发
- 3) 中国半导体产业现状

✓ 硅材料的基础知识

- 1) Grown-in缺陷形成机理

✓ 先进制程芯片用硅材料

- 1) COP-Free PW wafer
- 2) Epi-Wafer
- 3) Annealing Wafer
- 4) SOI Wafer
- 5) 本研究室的研究题目及进展介绍

硅单晶制备方法(1) (Float-Zone: FZ)






清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

設備



結晶成長




特点： 纯度高，电阻高，氧浓度低，成本高， ~ 8inch

硅单晶制备方法(2)直拉法 (CZ, MCZ)



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

設備外觀



結晶成長




(110) 結晶

特点： 纯度**低**， 氧浓度**高**， 成本**低**， ~ **18**inch

硅圆片的制备工艺



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University







Crystal growth and process induced defects / contamination are analytical targets.

硅晶体中的典型缺陷






Grown-in defect


COP:
Crystal Originated Particle




Second defect




TEM Image of Surface Defect
(110) cross sectional image
Defect No. 13




Defect No. 56



Grown-in缺陷区域定义



V拉速, **G**温度梯度






结论: 控制**V**/**G**值, 就能控制结晶区域

V-rich区域点缺陷的研究





急冷实验中得出的Void Size分布



OPP: Optical Precipitate Profiler




V-rich区域缺陷形成过程



Void (COP) 的形成过程




Vacancies Nucleus




① Vacancies在缺欠附近聚集（减少能量）。Vacancy和Oxygen是形成Void的必要条件。

② 在Si(111)面上形成「空洞」。为了空洞的安定，内表面要吸收氧，形成V-O键减小表面能量。形成V-O键需要满足 $D_v C_v \gg D_o C_o$ 条件。但在冷却条件不同存在V-O不饱和键。



③ 1050°C附近空洞内氧化膜形成，促进Void成长。氧化膜形成局部的应力变化导致V、VO、O的聚集加速($D = D_o \exp(-P V_d / kT)$)。随着氧化膜的增厚Void成长减缓，应力集中处「子Void」生成。






④ Void体积增大导致负压增大。在这个阶段需要满足 $D_v C_v \ll D_o C_o$ 条件。





COP形態的觀察 (SEM)



1. 磁场对COP的影响
2. 氧浓度对COP的影响



氮掺杂对结晶缺陷的影响




参考：LST缺欠检测设备



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University


Laser scattering tomography (LST)

[Density and Size : Oxygen precipitate, Grown-in defect]



$I \propto r^6$
I: scattered light
intensity

r: radius of defect



Laser is scattered by defect.



MO421: Mitsui Mining & Smelting

Feature

- High sensitivity
- Depth distribution
- Widely applicable range for resistivity
- Destructive analysis
(cleaved surface → <100> only)

小结2



- Grown-in缺陷区域分为: **V-rich**, OSF, **Nv**, **Ni**, I-rich。
缺陷种类与V/G比值相关。
- V-rich区域的Void (COP) 形成温度**1070 ~ 1100°C**。
- 氮掺杂效果: Void形成温度降低, Size减小, 氧析出密度增加。
- 控制V/G比值能得到COP-Free单晶。

内容:



- ✓ 硅产业发展简史
 - 1) 日本半导体产业的崛起
 - 2) 美日半导体对抗及大口径硅材料研发
 - 3) 中国半导体产业现状
- ✓ 硅材料的基础知识
 - 1) Grown-in缺陷形成机理
- ✓ 先进制程芯片用硅材料
 - 1) COP-Free PW wafer
 - 2) Epi-Wafer
 - 3) Annealing Wafer
 - 4) SOI Wafer
 - 5) 本研究室的研究题目及进展介绍

硅材料的发展方向(1): 高质量单晶制造工艺




清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University


COP-Free PW Wafer

- 热场改进及工艺控制可以获得超低缺陷12英寸单晶


SP-7测试, 19nm up




生长系统热对流模拟图



★控制核心
单晶拉速和固液界面轴
向温度梯度的完美耦合
找到v/G合适区域



单晶纵剖结构下的微缺陷分布



硅材料的发展方向(2): 高性能 · 高品质化



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University


Epi. wafer

硅外延片示例


单层外延




多层外延



埋层外延



硅外延设备示意图



优点:

- 1) 表层电阻率可控, 均匀
- 2) 表层结晶缺欠极低
- 3) 结构: p-, n-/p-, n-, p+, n+ 等
- 4) Si/SiGe/Si Sub. 异质外延

缺点:

- 1) 成本高
- 2) 厚膜生长困难
- 3) IG效果不足


参考: 7nm以下FinFET,GAA用硅材料



掺氮硅Sub.



外延(高密度BMD)




BMD: $1 \sim 2 \times 10^9 / \text{cm}^3$

2015年的工作

FinFET用结晶: (100)

GAA 用结晶: (110)

掺氮硅材料的特性





硅材料的发展方向(3): 高性能·高品质化



Annealing wafer

B外扩散




COP(表面Void)





COP

1100°C以上Ar, H₂, N₂气氛中退火



DZ-IG热处理

* DZ-IG: Denuded Zone - Intrinsic Gettering






禁止拍照
NO PHOTOGRAPHY

Specialties of Sta. IG-NANA



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University





Specialties of Deep DZ IG-NANA



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University



禁止拍照
NO PHOTOGRAPHY



Application:

High Voltage Power device up to 700V range


Deep well structure around 10um

硅材料的发展方向(4): 高频, 功率用基板



SOI wafer

1) Bonded SOI wafer process flow




October 22-27, 2000

The 198th Meeting of
The Electrochemical Society
Hyatt Regency Phoenix

High resistivity CZ silicon for RF
applications substituting GaAs

Takao Abe and Weifeng Qu
Shin-Etsu Handotai
Isobe, Annaka, Gunma 379-0196 Japan

2) Smart cut SOI wafer process flow



SOI技术推广 → POI, XOI等

300mm Wafer Line Up / Performance



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

Wafer Line Up		Epitaxial				Annealed	Polished			SOI
		P/P-	P/P+	P/P+CVD	EP-NANA	IG-NANA	Std.	LDC	NPC	
COP BMD Oxide	Top View									
	Sectional View									
200mm Status		Production	Production	Production	Production	Production	Production	Production	Production	Production
300mm Status		Production	Production	Production	Production	Production	Production	Production	Production	Production
GOI(TZDB)	Cmode% (Tox=25nm, A=8mm ²)	>99				>99	200mm45 300mm75	200mm75 300mm79	>99	(>99)
COP	0.12um up 300mm:SP-1DCOLPD-N 200mm:LS6030	<10				<10	200mm 400 300mm2000	200mm200 300mm500	<10	(<10)
	COP Free Depth (um)	Epi Thickness				5um	0	0	Wafer Thickness	Si Layer Thickness
BMD	As received	<1E6				>1E9	<1E6			N/A
	After 800C,4hrs + 1000C,16hrs	<1E6	>1E8			>1E9	>1E8		<1E6	N/A
Flatness		+-	+	++	+-	-	-	-	-	-

集成电路材料




清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

■ 材料与制造技术是拉动集成电路发展的两架马车

- 材料是集成电路的基础：一代材料，一代技术，一代产业
- 集成电路的发展史就是材料与制造技术融合滚动的发展史

Semiconductor Technology Roadmap




本研究室的研究题目及进展1：先进硅晶圆材料



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

■ 低氧高阻硅单晶材料研发

- 突破了适用于IGBT以及射频器件的基于Cusp磁场的低氧硅单晶衬底材料的量产技术，由8英寸量产转向12英寸开发。



- ✓ 通过CUSP磁场技术，解决了熔体热对流问题，实现了低氧性能（氧含量 20ppma $\rightarrow$ < 5ppma）
- ✓ 通过大数据工艺控制，解决了工艺波动问题，实现了批量生产（B含量控制在 20ppt以下），最高电阻率可达 30000 $\Omega\cdot\text{cm}$ 以上
- ✓ 目前已实现6-8英寸产品批量供货，完成进口替代，将成本降至国外同质产品的1/3，并应用在国家重点工程装备中


本研究室的研究题目及进展2：先进硅晶圆材料




清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

■ 12英寸(100) Cop-free硅单晶材料开发

- 突破了适用于28nm集成电路的12英寸COP-free硅单晶衬底材料的量产技术，并与华为海思、中芯北方等国内高端客户进行了多次技术对接，技术进展受到客户的一致认可。



国产设备生长的12英寸硅单晶



12英寸硅单晶XRT和LT扫描验证结果

**12英寸硅单晶70%的长度达到COPs Free级别，满足
28-14nm芯片制程要求**





本研究室的研究题目及进展3：先进硅晶圆材料



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

■ GAA器件结构用12英寸(110)硅材料研发

- 通过籽晶优选和放肩工艺优化，解决了 $\langle 110 \rangle$ 晶向单晶生长前期位错容易增殖的问题，生长出12英寸硅单晶



12英寸(110)单晶

本研究室的研究题目及进展4: SOI材料




清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

■ 硅基薄膜技术研发

■ 基于smart-cut技术，已分别研制出FD-SOI芯片用超薄层SOI片和射频滤波器用硅基压电薄膜材料


- 突破高质量晶圆键合工艺技术
- 突破高均匀智能剥离技术
- 突破高均匀抛光技术



8英寸TSOI样片


- ✓ 表面薄膜硅厚度: 0.3um
- ✓ 表面薄膜硅均匀性: $\pm 10\text{nm}$
- ✓ 氧化层厚度: 1um

- 突破低应力注入工艺技术
- 突破低温退火裂片技术
- 突破高质量异质键合技术



6英寸POI样片

- ✓ 高阻衬底: 电阻率 $> 10000\Omega\cdot\text{cm}$
- ✓ 表面LT薄膜厚度: 0.6um



POI晶圆开发


构成: 压电材料、埋入氧化物和硅层
特点: 高Q值、低温漂、高散热
应用: 5G通信高性能滤波器件
现状: 国际垄断

本研究室的研究题目及进展5：超宽禁带材料




■ 氧化镓晶圆

- 研发了国际领先、国内最高水平的下一代半导体材料的生长设备
- 率先实现了6英寸晶圆，2023年追平日本保持的国际最高水平，打破国外垄断



生长设备高温温度场




6英寸氧化镓晶圆

■ 金刚石晶圆

- 在国内率先打通氮化镓/金刚石复合衬底制备全流程，在国内首次实现金刚石衬底氮化镓器件，大幅度提高晶体管的速度和功率密度
- 实现全套工序技术攻关
- 建立异质单晶生长演变模型，并确定高密度BEN评判标准
- 已实现2英寸样品制备，结晶质量最高降低至148arcsec




2英寸金刚石样品



148arcsec


■ 氮化铝材料

- 1英寸单晶制备成品率 > 50%，已成功研制2英寸样品
- 已实现了小尺寸氮化铝单晶有效扩径，研制出直径32mm，厚度达20mm的单晶



氮化铝样品

参考：器件与材料的关系



器件工程师不仅要了解工艺，也要了解材料！



Thank You Very Much

