



系统集成与芯粒集成技术

清华大学集成电路学院

王喆垚

z.wang@tsinghua.edu.cn

 集成电路学院
School of Integrated Circuits

 清华大学
Tsinghua University



目录



目录 CONTENTS

- 01. 历史的回顾
History Review
- 02. 三维集成技术
3D Integration
- 03. 2.5D集成技术
2.5D Integration
- 04. 芯粒集成技术
Chiplet and Integration
- 05. 未来的挑战
Future Challenges








摩尔定律

■ 特征尺寸不断减小，集成度不断提高，成本不断降低（摩尔定律）

- 1958年第一个集成电路：1个晶体管、3个电阻、1个电容
- 摩尔Moore定律：复杂处理器晶体管数量超过500亿




清华大学
Tsinghua University



摩尔定律的平台期

■ 摩尔定律渐行渐远

- ASML预测（Anthony Yen, 2021），摩尔定律将在2030~2035年左右进入平台期



清华大学
Tsinghua University






智能时代的需求

矛盾的体现


- 以摩尔定律为标志的集成电路性能：每18~24个月翻一番
- 以人工智能为代表的高性能计算能力：每3~4个月翻一番



多芯片系统集成

3D集成

多层芯片堆叠，通过TSV和金属键合提供芯片间的电学互连
DRAM三维集成实现的HBM提供大容量存储单元 (>192GB)



2.5D集成

以带有TSV的转接板为载体，平面集成多个芯片
转接板上平面互连与键合凸点提供芯片间的高带宽 (>10TB/s)




多芯片系统集成

■ 集成技术解决了人工智能高算力的需求

- 3D堆叠集成多层DRAM (HBM)：通过集成而不是减小晶体管尺寸增加晶体管数量
- 基于转接板的2.5D集成：通过高密度互连提供高数据带宽

■ 封装和集成技术的贡献超过晶体管尺寸减小的贡献






半导体产业每20年就会出现大结构转变的技术革命。今天，为半导体产业带来革命的，不是将制程技术推向更细微化的技术，而是集成和封装技术的变革（三星CEO）

移动互联、脑认知、人工智能、无人驾驶、机器人等颠覆性领域，强烈依赖于高集成度的智能系统，通过系统集成技术实现类脑多功能感知、大数据处理、云存储、高速无线通信等多功能为一体的智能集成系统（摩托罗拉CEO）



系统集成方法

■ 系统集成分类




从集成晶体管构建集成电路，
到集成集成电路构建集成系统



2.5D/3D集成

■ 3D: TSV+Bonding


- TSV连接同一层的上下表面
- 金属键合连接相邻层的相邻表面
- 高集成度、高密度
- 短互连、高密度互连
- 要求芯片面积一致、成品率高



清华大学
Tsinghua University

■ 2.5D: Interposer+TSV

- 插入层 (Interposer, 转接板、中介层) 作为载板
- 多芯片平面紧密排布, 芯片间高密度互连
- 将引脚分布到更大范围 (扇出)
- 简单, 低成本, 解决芯片面积差异、成品率差异
- 插入层: 硅、玻璃、有机



9 / 70

集成电路学院
School of Integrated Circuits



目录

目录 CONTENTS

01. 历史的回顾

History Review

02. 三维集成技术

3D Integration

03. 2.5D集成技术

2.5D Integration

04. 芯粒集成技术

Chiplet and Integration

05. 未来的挑战

Future Challenges

10 / 70


集成电路学院
School of Integrated Circuits




三维集成的概念

■ 结构与方法

- 利用第三维度，多层芯片垂直集成—键合(Bonding)：晶圆减薄、对准、键合
- 三维互连—硅通孔TSV(Through-silicon-vias)：深孔刻蚀、扩散阻挡层、导电填充



2.5D/3D集成的优点






三维集成实现方法

■ 三维集成的实现方法


- FEOL (Front end of line)
- MEOL (Middle end of line)
- BEOL (Back end of line)



三维集成实现方法

■ 关键工艺

- TSV
 - 深孔刻蚀
 - 深孔侧壁沉积
 - 深孔铜电镀
- 晶圆减薄
- 晶圆键合











深孔刻蚀

■ Bosch方法


- **各向同性刻蚀**: SF_6 等离子体实现各向同性刻蚀, 刻蚀循环7-16s



- **侧壁保护**: C_4F_8 生成~50nm厚的类似Teflon的氟碳化合物高分子膜 $(-\text{CF}_2-)_n$, 保护循环5-15s



- **多次循环**: 将多次各向同性刻蚀转化为垂直刻蚀




Method of anisotropically etching silicon,
US 5501893, 1996



介质层材料




■ 次常压化学气相沉积(SACVD)

- 四乙氧基硅烷, **tetraethoxysilane**: TEOS
- $\text{Si}(\text{OC}_2\text{H}_5)_4 + 8\text{O}_3(2\%) \rightarrow \text{SiO}_2 + 10\text{H}_2\text{O} + 8\text{CO}_2$
- 100-600 Torr, 420~460°C, 10:1深孔共形能力超过50%



490°C 80%

J. Vac. Sci. Technol.
B 13(4), 1995





IEEE DATE 2010, 10.1109/DATE.2010.5457085



粘附层/扩散阻挡层

■ Ti/TiN, Ta/TaN

- 离子化物理气相沉积(iPVD)
- 原子层沉积 (ALD)







Applied Materials Endura PVD



TSV电镀填充

■ 高深宽比TSV电镀

- 防止封口效应
- 实现超共形电镀




	加速剂	抑制剂	平整剂
成分	巯醇基(-SH) 有机酸盐, 聚二硫二丙烷磺酸钠(SPS), 3-巯基丙烷磺酸(MPS)	大分子量长链聚合物, 聚乙二醇(PEG)、聚丙二醇(PPG)和聚亚烷基乙二醇(PAG)	含氮(氮或环状结构)的高分子聚合物, 健那绿(JGB)、阿辛蓝、苯并三氮唑(BTA)
分布	吸附在铜表面, 分子量小(~800), 扩散速度快, 容易到达TSV底部	分布在晶圆表面, 含量远大于加速剂, 分子量大(~8000)扩散慢, 吸附在TSV开口	粘度大, 表面平坦处浓度高, 吸附竞争中具有优势, 结合静电吸引替代加速剂和抑制剂
作用	TSV内部浓度高, 降低化学电位和阴极极化, 提高电镀速率10倍	铜表面形成极化单层膜, 抑制铜离子扩散, 扩散系数和电镀速率降低10倍	取代加速剂, 抑制电流和表面电镀, 防止过电镀; 密集电镀图形上方抑制过度沉积



TSV电镀填充


■ 添加剂的综合作用



金属键合

■ Cu-Cu热压键合

- 两个铜凸点相互接触，在高温、高压下使铜凸点变形、扩大接触面积
- 高温（350~400°C）和应力使铜晶粒边界快速扩散，铜晶粒跨界面生长，形成大晶粒，界面消失







金属键合

■ CuSn-Cu瞬时液相键合 (Transient liquid phase bonding, TLP)



- Sn熔点231°C, 电阻率11.4μΩ·cm, Cu熔点1083°C, 电阻率1.7μΩ·cm
- 低熔点Sn作为高熔点Cu的中间层, 加热到260~300 °C Sn熔化
- 固态Cu向液态Sn快速扩散, 通过化学反应形成金属间化合物 (Inter-metallic chemical, IMC)
- 300°C以下, 初期形成η相Cu₆Sn₅(~420 °C, ~11.5μΩ·cm), 最终形成ε相Cu₃Sn(~676 °C, ~8.9μΩ·cm)




混合键合

■ Direct Bond Interconnect (DBI)

- 利用凹陷金属结构解决热膨胀系数差异, 同时键合金属和二氧化硅
- 2000年Ziptronix成立, 2015年被Tessera收购, 2017年改名为Xperi, 后专利权交给控股公司Invensas, 2020年Xperi和TiVo合并为Adeia



YMTC 0.8μm




IMEC 0.3μm




发明人	专利	时间	内容
Tong, Fountain, Enquist	Method for low temperature bonding and bonded structure	US6902987, 2000申请, 2005年授权	SiO ₂ 表面氨基化, 粗糙度0.1~3nm
Tong, Fountain, Enquist	Method of room temperature covalent bonding	US7109092, 2003年申请, 2006年授权	氟化处理SiO ₂ 表面, 提高缩合水的容纳能力
Tong, Enquist, Rose	Room temperature metal direct bonding	US 6962835, 2003年申请, 2005授权	顺序键合SiO ₂ 和铜



- **2010-2020：技术成熟、产业链完善、应用高速发展**



■ 产业界竞相角逐，创建技术和产品布局







D集成CIS

■ 索尼：高速CMOS图像处理器


- 2017年量产3层键合量产IMX400
- 90nm 背照图像传感器, 30nm DRAM, 40nm逻辑
- DRAM高速缓存, 实现高帧频全局快门



19.3M 1.22 μm 90nm
backside illuminated pixels
1 Gb 30nm DRAM
40nm logic




Frame speed increased 10X
960 fps FHD (1,920 x 1,080)
120 fps for 19.3M pixels



3D集成CPU+SRAM

■ AMD：处理器+SRAM

- 2021年AMD发布V-Cache架构集成移动处理器Ryzen 5950x
- 包括2个8内核Zen 3处理器, 每个处理器带有32MB内建L3高速缓存
- 通过铜键合在内核芯片上方集成2个7nm工艺的64MB独立L3高速缓存芯片
- 整个处理器的L3高速缓存容量达到192MB
- L3的延迟高于片上的L1高速缓存, 但是数据传输带宽达到2TB/s以上, 已经超过了L1







3D集成逻辑+逻辑

■ Meta Aria/Orion 增强现实 (AR) 眼镜

- TSMC SoIC制造, 32MB的3D SRAM与2D相比连线减少75%, 功耗降低40%





F2B键合: 33000个信号, 600万电源
背面TSV: 传递所有信号和电源




3D集成存储器

■ HBM: High bandwidth memory

- 2014年9月Hynix率先提供HBM1样品H5VR8GESM4R-20C, 2015年量产
- HBM1→HBM3E →HBM4, 4层→12/16层, 容量1→36GB
- I/O每针速率1→10Gb/s, 总数据传输带宽128GB/s→1.2TB/s
- TSV直径8→2μm, DRAM芯片厚度50→30μm
- 凸点键合→混合键合, 接口1024个→2048(HBM4)→4096



Source: Yole






Source: SK Hynix



3D集成存储器

■ YMTC Xtacking



- CMOS外围电路+NAND三维集成：分别制造与优化
- Xtacking1.0: 面积减小20%，更高的读写速度和存储器利用率
- Xtacking2.0: NiSi替代Wsi，提高CMOS性能和I/O吞吐率
- Xtacking3.0: Backside source connect简化工艺降低成本
- Xtacking4.0: Center-XDEC替代 Edge-XDEC减小50%WL电容



三维集成-CPU

■ Intel Foveros

- 2019年Intel: 面向高性能处理器的三维集成方案Foveros+基于Foveros的移动处理器Lakefield
- 典型结构包括2层芯片
- 下层逻辑芯片
 - 带有TSV，上下两层芯片通过面对面高密度凸点键合连接
 - 下层逻辑芯片带有I/O接口和电源电路等低功耗器件，采用非先进工艺制造
- 上层芯片
 - 包括存储在内的各类型芯片，如逻辑、射频和FPGA等
 - 先进工艺制造





目录

目录 CONTENTS

01. 历史的回顾

History Review

02. 三维集成技术

3D Integration

03. 2.5D集成技术

2.5D Integration

04. 芯粒集成技术

Chiplet and Integration

05. 未来的挑战

Future Challenges

31 / 70

集成电路学院
School of Integrated Circuits



2.5D集成

集成结构与方案




- 带有**TSV**的转接板/插入层(Interposer)
- 平面布置多个芯片
- 转接板提供芯片间的高带宽互连

优点: 介于2D和3D之间

- 低成本, 可制造性高, 灵活快速
- 提高芯片间带宽

转接板材料

- 硅、玻璃、有机



32 / 70

集成电路学院
School of Integrated Circuits




硅转接板

硅转接板

2011年量产，目前TSMC量产硅转接板面积4x (3400mm²)，多次曝光拼接，面积小，成本高、良率低

玻璃转接板


2026年即将进入量产，三星、Absolics、TSMC、Intel、Unimicron，平板工艺，面积大，成本低



33 / 70



硅转接板







硅转接板

■ TSMC CoWoS (Chip-on-Wafer-on-Substrate)

- 2012年28nm工艺首次发布CoWoS



发布时间	尺寸 (×表示曝光场)	集成芯片	数据传输带宽
2012	1.25× (~1000 mm ²)	Logic+Logic	
2016	1.5× (~1200 mm ²)	1 Logic+4 HBM2	720 GB/s
2017	1.75× (~1500 mm ²)	1 Logic+ 4 HBM2	900 GB/s
2020	2× (~1700 mm ²)	2 Logic+ 6 HBM2E/3	2.7 TB/s
2021	3× (~2500 mm ²)	3 Logic+ 8 HBM2E/3	3.2 TB/s
2023	4× (~3400 mm ²)	2 Logic+ 12 HBM2E/3	5.5 TB/s
2025	6× (~5150 mm ²)	4 Logic+ 16 HBM3/3E	9.8 TB/s




有机转接板

■ 2.1D集成


- 直接在有机基板上制造高密度互连层
- 无TSV，利用RDL层内的过孔实现上下连接
- 厚度薄、电学特性好、制造成本低

■ 2.3D集成


- 可以灵活选择被集成的芯片、有机插入层和有机基板，避免芯片、插入层或基板失效造成的系统失效
- 制造成本高，传输特性受C4焊球影响



2.1D集成



2.5D集成




2.3D集成



有机转接板

2.1D有机转接板制造方法


- 低成本：增加一次CMP，仍采用半加成工艺，线宽和间距的可达 $2\sim 3\mu\text{m}$
- 高密度：大马士革工艺



有机转接板


2.3D有机转接板制造方法

- 硅基或玻璃载板：大幅度提高平整度、减小翘曲
- 大马士革工艺：采用集成电路后道金属互连工艺和设备







有机转接板




有机转接板

■ TSMC-InFO (Integrated Fan-Out)

- InFO-R (InFO-RDL) 是InFO系列封装方法的基础，2016年Apple的A10处理器提供量产
- 采用多层RDL和有机模塑层实现有机转接板，扩展芯片引脚的面积实现扇出型封装
- 模塑层制造成本低，典型线宽/间距为2μm/2μm



Apple A13 designed by Apple (2019)
(manufactured by TSMC, 7 nm finFET process and packaged by TSMC's InFO technology)






有机转接板

■ ASE


- 2009年授权Infineon的eWLB开发FOWLP方案，2016年推出Fan-Out Chip on Substrate (FOCoS) 系列
- FOCoS-CF (Chip First)
 - RDL层尺寸67mm×67mm，含3~5层金属，线宽和间距均为2μm
 - 采用面朝下的方式，芯片通过铜柱直接连接RDL，二者之间无需微凸点
- FOCoS-CL (Chip Last)
 - 带有基板，RDL层与基板之间通过铜微凸点连接，可集成1个GPU和2个HBM
- FOCoS-Bridge
 - 1个 ASIC和1个 HBM，硅桥芯片线宽和间距均为 0.6μm，嵌入在RDL层内，RDL层的线宽和间距均为10μm



硅桥芯片


■ 有机+硅芯片的复合转接板

- 有机基板或有机RDL互连层内嵌硅互连芯片
- 减小硅芯片面积、降低成本；利用硅芯片提高互连密度







硅桥芯片



硅桥芯片

■ Intel: Embedded Multi-Die Interconnect Bridge (EMIB)

- 封装基板内嵌平面互连芯片，降低插入层成本，与集成芯片通过凸点连接
- 14mm线长的数据传输速率为2Gb/s，5mm线长的传输速率6~8Gb/s
- 14mm线长，通过300凸点/mm的密度实现4096通道，总数据传输速率1TB/s







硅桥芯片

■ TSMC: CoWoS-L



- Chip Last方案，硅桥芯片埋入模塑层，带有TSV，TIV，埋入的芯片可以带有无源和有源器件
- 2020年量产，1.5倍曝光场（1个SoC+4个HBM2E），2021年3倍曝光场（2个SoC+8个HBM2E）



2.5D集成FPGA

■ Xilinx FPGA: 多芯片相同

- 2012年量产Virtex 7 2000T: 28nm工艺，7mm×12mm，200万门，功耗降低50%，上市时间缩短1年
- 2015年XC7VU440量产: 基于第二代CoWoS和20nm工艺插入层面积1200mm²，RDL线宽降低到亚微米
- 2017年，Xilinx报道了FPGA芯片与HBM集成的Virtex UltraScale+








2.5D集成FPGA




■ FPGA

- Intel于2016年推出了Stratix 10 FPGA
 - 1个Intel 14nm Tri-Gate工艺的Cortex A53 4核ARM处理器
 - 4个是高速收发小芯片
 - 2个HBM2小芯片，向FPGA的传输速率可达1TB/s
- 2020年Intel推出了Stratix 10 NX
 - AI张量处理器，HBM2，PCI Express Gen3 x16，10/25/100G 以太网控制器，物理编码
 - 支持客户定制的专用计算、接口和协议小芯片



2.5D集成xPU+HBM

- **AMD:** 2015年第一款HBM+GPU产品Radeon R9 Fury X
 - 组成
 - 1个28nm工艺的Fiji GPU+4个HBM1，插入层面积1010mm²
 - 每个HBM 1GB，共4GB，1024个I/O，总数4096，带宽512GB/s
 - 与GDDR5相比
 - 每瓦功效从10.66GB/s提高到42.6GB/s
 - 存储器带宽提高60%，面积减小90%
 - 插入层和集成分别由UMC和ASE完成，历时8年开发，里程碑产品
 - 第一个非TSMC CoWoS的插入层产品
 - 第一个大批量生产的TSV插入层GPU产品






2.5D集成xPU+HBM

■ Nvidia


- 2016年发布P100 Tensor Core GPU
 - 处理器 TSMC 16nm FinFET
 - 4个HBM2, 容量16GB, 带宽720GB/s
- 2020年A100
 - GPU: 18432 FP32 CUDA Cores , 576个Tensor Cores
 - 6个共80GB HBM2e, 2TB/s带宽
 - 英伟达的Ampere架构, 472亿个晶体管, TSMC 7nm工艺



2.5D集成xPU+HBM

■ NVidia

NVIDIA GH200 Grace Hopper Superchip






MEMS与传感器



■ Bosch

- 2014年Bosch三轴加速度BMA355：第一个在CMOS中采用via-middle工艺的MEMS产品
- 铜TSV10 x100 μ m连接电路到背面，节约面积
- 1.2x1.5x0.8mm，比常规的2x2x1mm减小了60%



■ mCube





- 2015年3轴加速度传感器MC3672
- 电镀钨TSV，直径3 μ m，深宽比10:1
- 1.1 mm $\times$ 1.3 mm $\times$ 0.74 mm



MEMS与传感器

■ 传感器阵列

- SOI与CMOS面对面键合
- 键合后制造TSV
- TSV支撑像素悬空，同时作为电信号连接







MEMS与传感器

■ Butterfly Network: CMUT-on-ASIC

- 2018量产，首款3D电容式微加工超声换能器（CMUT）产品
- 140 x 64共8960单元，极低的寄生电容
- 晶圆级键合



- ◆ ASIC：驱动脉冲、回声测量、运行算法、外部通信
- ◆ 单元级控制：CMOS逻辑、模拟读出放大、LDMOS驱动发射







光电集成


■ COUPE平台(Compact Universal Photonic Engine)

- 光芯片工艺：12寸65nm工艺，6层金属，硅透镜工艺
- 波导：Si、SiN、Ge外延，CD和深度精度2nm，单模与多模 SiN波导传输损耗0.21dB/cm和0.14dB/cm
- 光引擎：EIC+PIC3D混合键合，共封装：2.5D
- 垂直耦合：1.6T（2025）→6.4T（2026）→12.8T

TSMC Silicon Photonics Platform, SOI, 270nm Top Silicon



Interposer w. embedded components: LSI, IVR, active die, etc.



S. K. Yeh, et.al., "Silicon Photonics Platform for Next Generation Data Communication Technologies", IEDM 2024

S. Y. Hou, "Advanced CPO integrated by CoWoS® and COUPE," CP APAC Summit



化合物半导体集成


■ 硅与化合物半导体集成

■ 高速、高功率化合物+硅控制电路


- 硅CMOS, 化合物半导体, 高Q值无源器件
- 71~235GHz毫米波放大器, 30~50GHzVCO放大器, 射频前端、数字合成器

■ 进展


- Northrop Grumman: die-to-wafer金凸点键合CMOS+InP/GaN
- Teledyne Scientific (DBI键合)
- Raytheon: SiO₂键合COMS+GaN
- HRL: 晶圆级混合键合CMOS+InP



Northrop Grumman



BAE: CMOS+InP HBT+GaN HEMT数字合成器




Teledyne DBI




2.5D集成复杂系统

■ 多功能无线传感器节点 Michigan Micro Mote-M³

- 运动、温度、图像、光通信、射频、电池、信号电路、处理器、存储器



IEEE ISSCC 2012





目录

目录 CONTENTS

01. 历史的回顾

History Review

02. 三维集成技术

3D Integration

03. 2.5D集成技术

2.5D Integration

04. 芯粒集成技术

Chiplet and Integration

05. 未来的挑战

Future Challenges

57 / 70


集成电路学院
School of Integrated Circuits



芯粒的基本概念

■ 基于先进集成的芯片新架构：与SoC反其道而行之

- 乐高积木一样的芯粒（Chiplet）：通过先进封装和集成技术，能将多种不同架构、不同工艺节点、不同代工厂的芯片集成在一起，甚至可以跳过流片，快速定制满足多种功能需求的超级芯片
- AMD、英特尔、台积电、Marvell、Cadence等芯片巨头作为延续摩尔定律的共同选择之一





芯粒的基本概念


■ 小芯片Chiplet：切换集成电路的发展模式

- 通过模块级的集成电路的复用与重构，快速开发多功能复杂芯片系统
- 插入层集成大量简单功能芯片，形成Network on an interposer (NOI)

■ 实现方法

- 基础芯片设计与制造
 - 设计制造多种具有简单特定功能、可相互进行模块化组装的裸芯片
 - 存储、计算、射频、信号处理、数据流管理、电源、I/O接口等
- 2.5D和3D集成
 - 以基础芯片为模块，通过异质集成技术，将多个小芯片集成构建为一个芯片网络

插入层=主程序
小芯片=子程序



与芯片系统SoC反其道而行之：
单一芯片更简单
整体系统更复杂



芯粒集成的优势


■ 小芯片的优势—乐高积木模式

- 成本：大幅降低设计和制造成本
 - 根据小芯片的要求选择性能和成本最优化的制程
 - 大芯片分割为小芯片，降低设计成本，提高成品率
- 周期：大幅缩短开发周期
 - 多个特定功能的小芯片重构
 - 降低系统复杂性和可靠性验证时间
- 性能：大幅提高系统性能
 - 多功能：以灵活的方式多芯片复用、集成和重构
 - 高性能：2.5D和3D的多芯片集成，高带宽高性能
 - 小体积：芯片面积和体积大幅度减小
 - 新架构：推动近存计算甚至融合计算的实现
- 发展：大幅转变集成电路的发展模式
 - 发展重点从依赖晶体管级不断缩小，跃升为依赖系统级不断扩大
 - 集成电路 → 积成电路



	单片SoC	Chiplet芯片
设计成本	最高，7nm芯片设计成本大于2亿美元	比单片SoC设计成本低
设计时间	最长，一般大于18个月	较短，一般12个月，后续设计更快
设计风险	最高，遗漏功能需要重新设计	较低，重新设计容易，可以增减模块芯片
性能	最高性能，针对不能规模化功能的重新设计会造成资源低效使用	较高，可根据模块功能选择芯片制程
功耗	最低	接近单片SoC功耗
上市时间	最慢	较快
产品尺寸	最小	较小

CPU 核心越多，chiplet 成本优势越显著（单位：相对 64 核成本比）






芯粒集成

■ AMD-第二代EPYC服务器处理器Ryzen5000, 2019



- 2019年, AMD推出了基于Zen 2架构和芯粒方案的第二代EPYC处理器Rome
- 处理器内核与I/O分离, 通过1个专用I/O芯片 (IOD) 和Infinity Fabric协议, 连接内存以及8个CCD
- CPU: 先进的台积电7nm工艺制造, 满足高算力的需求, 芯片面积大幅缩减
- I/O模块: 成熟的格罗方德12/14nm工艺制造的组合, 提升整体良率, 降低成本



芯粒集成


■ AMD MI 300A/X: 2023.12

- 芯粒+2.5D+3D=3.5D, 1530亿晶体管, 6000mm²
- 8个加速器芯片、8个HBM3e、4个IO



Instinct MI300A

Instinct MI300X









芯粒集成

Intel CPU Lakefield, 2020




- 上层：包括1个带有512 KB L2缓存的SunnyCove主核、4个带有1536 KB L2缓存的Tremont Atom小核，10nm+工艺，45亿晶体管，面积82mm²
- 下层：TSV有源插入层，包括模拟电路和数据输入输出，音频解码、USB、UFS、PCIe、传感器控制以及I3C、SDIO、SPI/I2C等，采用低成本22nm工艺（22FFL），6.5亿晶体管，芯片面积92mm²



芯粒集成

- Intel: 2021年Xe-HPC架构的数据中心高性能GPU Ponte, Intel首款芯粒GPU, 首款1 ExaFLOPS 64FP GPU
 - 有具有不同内核的big.little混合体系架构
 - 逻辑计算负责计算处理，采用最先进的工艺
 - 基础晶片 (Base die) 主要实现I/O功能，采用成熟工艺
 - Co-EMIB(EMIB+Foveros), 集成Intel、三星和TSMC的47个芯粒/芯片
 - 2个Intel 10nm SuperFin工艺的基础芯片
 - 16个TSMC 5N/Intel 7nm工艺的计算芯片
 - 8个Intel 10 nm+ SuperFin Rambo缓存
 - 11个Intel制造的EMIB芯片
 - 2个Xe Link I/O芯片, 8个三星HBM模块

F. Sheikh, et al. IEEE Solid-State Mag., 2021, 77-87.








芯粒集成的应用

■ Leti-InTact (ACTIVE INTERposer) 2020


- 6x16核=96核FDSOI 28nm 处理器
- 65nm CMOS 有源插入层：开关电容DC-DC转换器、高速I/O、片上网络互连、时钟和检测功能，插入层自身温度和应力测量传感器



96-core processor with 6-chiplets 3D-stacked on Active Interposer



3D integration cross section



3D integration and package substrate



目录

目录 CONTENTS

01. 历史的回顾

History Review

02. 三维集成技术

3D Integration

03. 2.5D集成技术

2.5D Integration

04. 芯粒集成技术

Chiplet and Integration

05. 未来的挑战

Future Challenges







2.5D集成

■ 多功能异构集成

- CPU、GPU、SRAM、DRAM、射频、MEMS、传感器
- 异质 (Hybrid) 异构 (Heterogeneous) 器件和材料的集成



Source: Intel





Source: Tohoku University



重新定义集成电路

■ 方向转变带来的技术变革：硬件模块化





系统级的视野	全方位的知识	方向的判断力
高水平的设计需要深入宽广的系统级视野，定义最恰当的系统组成和功能	低水平的工作仅要求更少的知识和经验，高水平的工作要求更全面的知识	充分利用知识、信息甚至直觉，判断技术的发展动向



复杂系统集成的挑战

■ 技术变革带来需求改变：复杂系统知识


- 跨尺度系统的理论、设计、集成、仿真
- 复杂系统的可制造性、热力学、电磁兼容及信号完整性



复杂系统集成的挑战

■ 需求改变带来人才改变

- 设计与制造：高度分离→高度耦合





调研主题：任选（1）系统集成新技术；（2）制造技术进展；（3）应用新方向和产品

阅读文献：不少于8篇，其中精读不少于4篇，报告结尾附参考文献

报告正文：字数不少于5000字

