



集成电路设计软件（EDA）技术 的发展

王 燕

wangy46@tsinghua.edu.cn

010-62772373,

清华大学集成电路学院

2025年12月31日

提 纲

- 前言
- EDA发展历程
- EDA发展的最新进展
- EDA发展趋势
- 结论

提 纲

- 前言
- EDA发展历程
- EDA发展的最新进展
- EDA发展趋势
- 结论

2025年全球科技发展和技术突破

➤ AI应用全面向各大关键领域渗透，突破性的AI工具正在改变各行各业和日常生活。

各国政府、科技巨头及资本市场继续加码布局，投资重点从基础设施向应用端延伸，全球竞争格局日益激烈。美国微软、亚马逊、谷歌和Meta四大巨头资本开支总和预计达到3800亿美元，其中大部分与AI相关。斯坦福大学开发的全球AI活力工具最新数据显示，美国在私人投资、学术研究和初创企业活动方面表现突出；中国在AI领域出版物、专利申请数量以及技术在各行业的大规模部署均呈现快速增长，深度求索公司发布AI大模型R1，颠覆了“堆算力、拼资金和数据”的传统认知，点燃AI高光时刻。

2025年全球科技发展和技术突破

➤能源效率与绿色技术取得显著突破。更高效率、更低能耗的技术方案加速落地，支撑起可持续发展。

绿色技术也是2025年技术发展的主要方向之一。“全球可再生能源增长势不可当”获评《科学》杂志年度十大突破之首。根据能源智库Ember的数据，2025年上半年，**可再生能源已超过煤炭成为全球电力首要来源**。太阳能、风能、氢能等可再生能源变得更加高效和经济，核能与储能技术博弈也在展开，进一步推动能源绿色转型。美国、日本等国将核能投资转向小型模块化反应堆，**中国则聚焦固态电池等新型储能技术**。

2025年全球科技发展和技术突破

➤基础科学研究持续突破。在纳米、量子、材料科学等基础领域，新的发现和工具不断涌现，为未来技术革命奠定基石。

2025年是联合国确定的“国际量子科学与技术年”。这一年，在量子计算、量子通信、量子精密测量等多个方面都实现了技术突破。例如，美国、中国、日本等都在量子纠错领域攻克了多年未解的难题。科学家打造出新型分子量子比特，为量子互联网奠定基础。尽管尚未实现大规模商业化，但量子科技领域的研发和商业化步伐正在加快，并带动芯片市场的拓展。

欧盟宣布芯片法案(2022年2月8日)

- 欧盟动用超过430亿欧元的资金，使欧盟到2030年能够生产全球20%的芯片（目前比例是10%）。2023年9月21日，欧洲《芯片法案》正式生效。
- 《芯片法案》提出了三方面主要内容：（一）提出“欧洲芯片倡议”，将提供110亿欧元用于加强现有的研究、开发和创新，以确保部署先进的半导体工具以及用于原型设计、测试的试验生产线等；（二）建设新的合作框架，通过吸引投资和提高生产力来确保供应安全，以提高先进制程芯片供应能力；（三）完善成员国与委员会之间的协调机制。
- 300多亿欧元将直接成立“芯片基金”与“半导体股权投资基金”。通过巨额资金的发放方式，直接用于帮助欧盟下属的初创企业获取融资；帮助支持各个半导体领域的大中小企业市场扩张、技术研究等。

《2022美国竞争法案》

- 2022年8月9日，拜登签署《2022年芯片与科学法案》，使之正式成法生效。其中最受关注的是对芯片行业投入527亿美元补贴，试图提升美国的芯片技术研发和制造能力。同时，该法案还试图逼迫芯片企业选边站队，限制企业在中国的投资发展。
- 2022年3月，美国邀请韩国、中国台湾、日本与美国结成一个对内互惠，对外孤立的产业联盟，试图以此来遏制中国大陆地区在芯片领域的发展，盼能将半导体“去中国化”。——**芯片四方联盟** (Chip4)
- 这四个地区作为 Fabless公司产值的角度，预估大概占了全球总产值的60%以上。从集成电路大的产值角度，这四个地区可能大概占了全球80%以上。

美国针对EDA的出口管制

- 美国商务部工业和安全局发布了最新公告，将**用于GAA FET架构的半导体EDA软件**，以及用于燃气涡轮发动机的压力增益燃烧技术，还有金刚石，氧化镓这两种材料加入到了商业管制清单中，进行出口管控。这项条例于2022年8月15日正式生效。
- 美国在EDA上限制中国，**第一次是制裁中兴，第二次是制裁华为**，这一次应该是第三次。前面两次是针对具体企业的点攻击，而这次则是全面的打击。
- EDA软件限制的影响力大，三星6月刚刚突破的3nm GAA架构制程技术，是在ANSYS、Synopsys、Cadence等EDA软件的全力协助下完成的。没有EDA软件的配合，突破架构、制程限制难度更大。

日本芯片设备出口管制

- 日本于2023年3月下旬宣布对《外汇和外国贸易法》进行修订，加强对**23项芯片制造设备**的出口管制，以“努力与美国合作防止技术流向中国而转移到军事用途上”。2023年5月23日，日本政府正式出台半导体制造设备出口管制措施，于7月23日起实施。
- 23种设备涵盖**6个**类别，涉及**4项**光刻类产品，**3项**刻蚀类产品，**11项**薄膜类产品，**1项**热处理类产品，**3项**清洗类产品，**1项**测试类产品。这些设备几乎占据芯片制程的全过程，将芯片制程的中高端设备悉数囊括。
- 日本在全球半导体材料市场处于领先地位，在包括硅晶圆、光罩、焊线、光刻胶、陶瓷板、靶材料、引线架、塑料板、TAB、COF、保护涂膜、封装材料、合成半导体晶圆在内的**14种重要材料**领域占有超过50%的份额。

荷兰出台半导体制造设备出口管制措施

- 2023年6月30日，荷兰政府正式出台半导体制造设备出口管制措施，7月6日荷兰对光刻机的出口做了新的规定。
- 芯片出口管制措施主要针对最先进的**EUUV光刻机**，这种光刻机采用了7纳米以下的工艺，可以制造出高性能和低功耗的芯片，是目前全球最高端的技术。
- ASML公司已经向荷兰政府申请了出口许可证，希望能够向中国提供TWINSCAN NXT: 2000i及后续推出的浸润式光刻系统。这种光刻系统采用了10纳米至14纳米的工艺。荷兰政府已经批准了ASML公司今年内向中国提供DUV（深紫外）中的高端型号光刻机。
- 从2024年1月1日起，荷兰政府将对所有芯片出口实施更严格的审查和限制，这意味着中国将很难再从荷兰获得任何类型的光刻机。

闻泰vs安世

- 2019年，闻泰科技斥资340亿元完成对安世半导体的全资控股，将这家源自NXP标准产品事业部的欧洲半导体企业纳入麾下。
- 闻泰科技用五年时间将安世的营收从2019年的81亿元提升至2024年的147亿元，净利润超22亿元，使其跃升至全球功率半导体第一梯队，其中小信号二极管出货量全球第一，Power MOSFET市占率全球第二，成为宝马、大众、特斯拉、比亚迪等主流车企的核心芯片供应商。
- 2025年9月29日，美国商务部升级"50%股权穿透规则"，因闻泰科技此前被列入实体清单，全资子公司安世半导体被连带纳入管制范围。次日，荷兰政府援引冷战时期的《物资供应法》，以"国家安全"为由冻结安世全球资产，并禁止股权、人员调整；10月7日，荷兰企业法庭在仅给予闻泰两天时间审阅500余页证据的情况下，裁定暂停闻泰创始人张学政的职务，将99%股权交由第三方托管，由荷兰籍高管接任临时CEO。
- 2025年12月26日，闻泰科技第五次临时股东会召开，将这场持续近三个月的中资半导体企业海外控制权争夺战推向新高度


台积电与三星断供7nm及以下先进制程

- 美国商务部已向台积电发出一封信函，要求该公司自2024年11月11日起停止向中国大陆客户提供7纳米及更先进制程的AI芯片。这项出口管制措施主要涉及用于人工智能加速器和图形处理器（GPU）的高端芯片。新的限制措施仅适用于AI和GPU相关的芯片产品，而手机、汽车以及通讯设备所需的其它类型芯片则不在受限范围之内。
- 7nm工艺的芯片在大陆AI芯片领域应用广泛。像百度、阿里这类大型互联网科技公司，还有寒武纪、壁仞科技、摩尔线程、天数智芯、燧原科技等AI芯片创业公司都在使用。
- 继台积电在美国压力下“断供”中国AI芯片企业之后，三星也向其大陆客户发布了相似的通知。

美国对华芯片制裁蛮横升级

- 2024年12月2日，美国商务部工业与安全局（BIS）公布了对中国半导体出口管制措施新规则，将140家中国半导体相关公司列入“实体清单”，分别是136家中国实体和4家海外关联企业，其中包括100多家半导体设备和工具制造商。这是美国对华芯片制裁有史以来新增“实体清单”公司数量最多、规模最大的一次。
- 美国商务部工业与安全局在发布的文件中提到，“此举旨在进一步削弱中国生产可用于未来技术的先进制程半导体的能力。主要目标包括遏制中国构建本土半导体生态系统的发展，以及减缓中国先进人工智能的发展。”
- HBM、CoWoS技术是AI芯片的关键

集成电路芯片产业链




中美芯片大战，一场非打不可的战争，芯片竞争力是衡量信息科技发展水平核心指标。一战定国运！

集成电路芯片产业链

EDA-中美贸易战中“卡脖子”的关键技术

芯片/集成电路产业倒金字塔




100亿美元撬动了5000亿美元的半导体产业。没有这颗基石，全球所有的芯片设计公司停摆，半导体金字塔坍塌。

2024年~157.1亿美元

- 全球74%以上被美国公司占领，2025年华大九天全球市场份额约7%，居本土企业首位。中国市场份额：2025年国内EDA市场规模预计184.9亿元，华大九天占约20%。
- 封锁中国的EDA，对美国而言是“四两拨千斤”——代价最小，受益最大。

什么是EDA?

EDA是电子设计自动化（Electronic Design Automation）的简称，是“芯片设计软件工具”的代名词。EDA产业是IC设计最上游、最高端的产业。



芯片设计离不开设计软件EDA，是芯片产业链 **“任督二脉”**

提 纲

- 前言
- **EDA发展历程**
- EDA发展的最新进展
- EDA发展趋势
- 结论

EDA技术的发展历程

20世纪70年代的CAD(Computer-Aided Design)系统, 最早从版图和电路设计切入, 完成交互式图形编辑和设计规则检查等特定任务, 将设计人员从繁重的手工劳动中解放出来。

20世纪80年代进入到CAE(Computer-Aided Engineering) 阶段, 将各个CAD工具集成为系统, 上升到逻辑设计抽象层面, 实现从逻辑电路到版图生成的自动转换等全线设计工作。

20世纪90年代进入到EDA (Electronic-Design Automation) 也同步诞生, 实现从行为设计到逻辑网表的自动生成并按照目标优化。

ESL(Electronic System-Level 或 System Design Automation) 的概念最早出现于2001年, 目标是实现从系统规格到电路架构的自动生成, 并寻求最优结果。

EDA工具的分类

1.数字集成电路设计EDA

2.模拟集成电路设计EDA

3.存储器设计EDA

Fabless

主要用于芯片设计阶段，包括功能设计、布局布线、物理验证及仿真模拟等功能

4.制造相关EDA

foundry

主要用于芯片制造阶段，除了仿真、验证、模型、后端等工具外，还包括能够模拟和指导具体生产过程，监控并指导改善生产工艺的成品率、制造大数据工具，TCAD，模型与PDK，良率分析，DFM，OPC，DTCO


5.封测EDA, PCB, Protel, Allegro, Chiplet

packaging

典型的数字芯片

数字逻辑电路 Logic	可编程电路PLDs Programmable Logic Devices	现场可编程门阵列FPGA（Field Programmable Gate Array）	
		复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）	
		可擦除逻辑器件 EPLD（Erasable Programmable Logic Device）	
	特殊应用集成电路ASIC Application-Specific Integrated Circuit	编解码器 CODEC Coder/Decoder	
	微处理器MPU Microprocessor Unit	中央处理器CPU Central Processing Unit	X86
			ARM
			MIPS
			RISC-V
			龙芯 LoongArch
			PowerPC
			SPARC
			其它
		微控制器MCU（Microprocessor Unit）	
		基带Baseband	
		图形处理器GPU（Graphics Processing Unit）	
		通用图形处理器GPGPU General-Purpose computing on Graphics Processing Unit	
		神经网络处理器NPU（Neural-network Processing Unit）	
		数字信号处理器DSP（Digital Signal Processor）	
		视觉处理器VPU（Video Processing Unit）	
		图像信号处理器ISP（Image Signal Processor）	
		张量处理器TPU（Tensor Processing Unit）	
		深度学习处理器DPU（Deep Learning Processor Unit）	
		数据处理单元DPU（Data Processing Unit） ²¹	
		AI处理器（AI Process）	

数字芯片设计全流程



芯片设计分为前端设计（也称逻辑设计）和后端设计（也称物理设计），前端设计的结果就是得到了芯片的**门级网表**电路，涉及到与**工艺有关**的设计就是后端设计。

数字芯片设计全流程

前端（逻辑设计）：

- 1.规格制定，确定芯片的功能，性能等方面。
- 2.架构设计，架构工程师制定方案，设计架构，划分模块功能，定义接口时序。
- 3.RTL编码，编写RTL代码，实现模块具体功能。
- 4.前仿真（功能仿真），主要验证模块逻辑功能的正确性
- 5.CDC（clock domain crossing），Lint检查，检查跨时钟域问题和语法问题。
- 6.综合（Synthesize），使用DC（Design Compiler）将RTL代码映射成门级网表（netlist）。
- 7.静态时序分析(STA)，使用PT(Prime Time)对电路时序进行检查。
- 8.形式验证（LEC），对电路功能进行检查，通过数学方式比对RTL和Netlist的功能是否一致。
- 9.可测试性设计（design for test, DFT）。

数字芯片设计全流程

后端（物理设计）

10.布局, 放置芯片的宏单元模块, 在总体上确定各种功能电路的位置。

11.时钟树综合 (CTS), 时钟树综合就是时钟的布线

12.布线 (route), 各种标准单元之间的走线。

13.寄生参数提取和信号完整性分析

14.静态时序分析

15.形式验证, 再测一下电路功能是否与之前保持一致。


16.后仿真 (时序仿真), 主要检查时序问题

17.ECO (Engineering Change Order), 临近流片发现电路问题, 来不及改RTL, 由工程师直接修改网表。

18.物理验证, DRC: 设计规则检查, ERC: 电气规则检查, 检查短路和开路等电气 规则违例。

19.流片 (Tape out)

数字芯片设计全流程



数字电路设计不同层级之间对应关系比较明确，设计验证自动化程度较高

典型的模拟芯片

模拟/数模混合电路 Analog/Mixed Signal	信号链 Signal Chain	模数转换器 ADC Analog-to Digital Converter	直接转换/闪速型（Direct-conversion/Flash）	
			逐次逼近型SAR（Successive Approximation Register）	
			跃升-比较（Ramp-Compare）	
			威尔金森（Wilkinson）	
			积分（Integrating）	
			电荷平衡/电容阵列逐次比较（Charge Balancing）	
			双斜率（Dual-Slope）	
			Delta编码（Delta-encoded）	
			管道（Pipelined）	
			Σ-Δ调制（Sigma-delta）	
			时间交织（Time-interleaved）	
			即时FM段（Intermediate FM stage）	
			时间延伸TS（Time-Stretch）	
			压频变换（Voltage-Frequency Converter）	
		数模转换器 DAC Digital-to-Analog Converter	电阻切换（Switched Resistor）	
			电容切换（Switched Capacitor）	
			电流源切换（Switched Current Source）	
			R-2R阶梯（R-2R Ladder）	
	电源管理 PMIC	模拟前端AFE（Analog Front-End）		
		放大器（Amplifier）		
		比较器（Comparator）		
		收发器（Transceiver）		
		伺服驱动器（Servo Drives）		
		运算放大器OPA（Operation Amplifier		
		AC-DC		
		DC-DC	降压	
			升压	
			升降压	
			负压	
			多拓扑	
			隔离	
			恒压恒流	
			PWM/PFM	
			LDO	
			PFC	
		电池管理		
		电源开关		
	栅极驱动器			
驱动器Driver				

26

典型的模拟芯片

接口与协议类 Interface	总线 Bus	以太网(Ethernet)		
		HDMI（High Definition Multimedia Interface）		
		PCIE（Peripheral Component Interconnect Express）		
		LVDS（Low Voltage Differential Signaling）		
		控制器局域网（CAN，Controller Area Network		
		DDR PHY		
		其他		
	USB	USB 1.1/Type A		
		USB 2.0/Type B		
		USB 3.0/Type C		
射频 Radio Frequency	功率放大器PA(Power Amplifier)			
	低噪声放大器LNA(Low-Noise Amplifier)			
	开关(Switch)			
	混频器(Mixer)			
	振荡器(Oscillator)			
	双工器(Duplexer)			
	无线通信协议 Transmission Protocol	FM		
		WiFi		
		蓝牙bluetooth		
		ZigBee		
		RFID		
		UWB(Ultra Wideband)		
		LORA		
		SUBG		
		NB-IoT		
		导航		27

模拟芯片设计全流程

第一步，根据设计需求，制定电路设计指标

第二步，根据电路设计指标，选用相应的架构

第三步，交互式电路图设计，用图形化的方法来对模拟电路进行设计

第四步，电路仿真

第五步，模拟版图设计

第六步，版图的验证，主要包括设计规则检查 (DRC)、电路图版图对照检查 (LVS)、版图的电路提取 (NE)、电学规则检查 (ERC) 和寄生参数提取 (PEX)。

第七步，后仿真，根据提取的寄生参数，再仿真验证能否实现正确的功能和性能。


第八步，生成GDS文件，交给芯片制造厂流片。

数字电路与模拟电路

```
module ALU(Out,A,B,S,cin);
  input [3:0] A, B;
  input [2:0] S;
  input cin;
  output [3:0] Out;
  reg [3:0] Out;

  always @(S or A or B or cin)
    case (S)
      0 : Out = 4'b0000;
      1 : Out = B - A - cin;
      2 : Out = A - B - cin;
      3 : Out = A + B + cin;
      4 : Out = A ^ B;
      5 : Out = A | B;
      6 : Out = A & B;
      7 : Out = 4'b1111;
    endcase
endmodule
```

Analog subtractor circuit




$$\text{Output} = \text{Input}_{(+)} - \text{Input}_{(-)}$$

- 数字电路的描述语言verilog 更加接近于编程语言，数字电路工程师更接近于软件开发的程序员。而从事软件开发的程序员天然的有复用设计的本能。
- 模拟电路设计大多数时候采用图形化的交互编辑。每次设计只针对特定的工艺节点，约束条件，优化目标，设计几乎不具备任何可复用性。
- 模拟集成电路设计的自动化程度要远远低于数字集成电路设计的自动化程度。

数字电路EDA发展迅速

数字电路和模拟电路呈现了两种**截然不同的**发展情况。


数字电路的迅速发展推动了EDA工具的自动化发展历史。从20世纪70年代的第一代EDA工具CAD技术到20世纪80年代的CAE阶段，再到今天的以**高级语言描述、系统级仿真和综合技术为特征**的EDA技术。



数字电路的自动综合

数字电路的自动综合，从RTL级开始设计，自动设计门级电路，拥有自动布局布线的工具，形成一套完整的自动化设计流程。

模拟芯片设计基本特征



模拟芯片设计基本特征

- 与数字电路相比，模拟集成电路的技术进步较为缓慢，电路设计效率低，据估计，平均芯片面积占比20%却消耗了40%的精力。
- 模拟电路处理连续信号，每个模块都有个性化的性能指标要求，涉及到小信号、大信号、时域、频域、S参数等各类复杂仿真方法，对工艺波动更加敏感。
- 模拟电路设计层次低，从模块级电路而不是RTL级开始设计，模拟电路的自动化水平低，大部分工作依赖于人工设计。

模拟版图为什么不能用EDA工具来布线呢？

数字芯片设计中只需考虑三个需要优化的主要因素：**时序、功耗和面积**，创建标准单元库是一项复杂的自定义任务，但是一旦有了一个具有多种输出驱动强度的双输入与非门，就无需重复创建新的晶体管级版图。

而模拟芯片设计中，**噪声、失真、电压摆幅**等等因素都是需要优化，在这些指标中往往会相互影响，就需要设计人员根据经验来进行折中。

在模拟电路中，较长的布线会使电路的电容增加，这会对噪声、失真、频率响应等许多因素造成负面影响。多年来，人们在将**模拟版图设计自动化**方面进行了诸多尝试，但都没有完全成功。

提 纲

- 前言
- EDA发展历程
- **EDA发展的最新进展**
- EDA发展趋势
- 结论

国际EDA发展趋势

EDA软件作为芯片设计和生产的必备工具，在摩尔定律的推动下不断更新迭代，随着摩尔定律逐渐走向物理极限，后摩尔时代即将到来，EDA成为后摩尔时代的产业发展动力。



上述趋势推动着EDA行业技术研发、开发流程和业务模式的变革，人工智能技术将在EDA领域扮演更重要角色；云技术在EDA领域的应用日趋深入。

三巨头典型EDA工具

EDA行业从上个世纪八九十年代的风起云涌和百家争鸣缩减到目前全球三大巨头Cadence、Synopsys、Siemens EDA，成为一个高度垄断的行业。

Synopsys是EDA三大巨头之首。占据统治地位的产品为逻辑综合工具DC(design compiler)，时序分析工具PT(prime time)。Cadence为EDA业界第二厂商，工具集中在模拟电路，PCB电路，FPGA工具。Cadence有一套完整的ASIC设计工具，在与Synosys竞争中处下风。但在全定制设计中Virtuoso非常强大，Cadence之所以稳居第二，决定于其强大的模拟电路设计工具。Siemens(Mentor)公司为业界第三，在EDA厂商中始终占有一席之地原因是其点工具做得非常好，比如Mentor的PCB设计工具，全面而且信号分析准确，Calibre。但Mentor平台并非像前两家一样大而全。


国际EDA发展趋势

在微电子技术迈入后摩尔时代的历史拐点上，DARPA策划实施“**电子复兴计划**”，意在抢占半导体发展第4次浪潮（**大型计算机，PC，手机，AI**）的制高点，巩固美国电子技术跨越发展及其在军民应用中的绝对主导地位。

2017年该计划启动之时，DARPA提出，通过**基础创新和产业发展相结合**，联合**商业界、高校科研院所与美政府**开展**前瞻性研究**，为美国未来电子技术创新和能力提升奠定长期基础。

2023年，DARPA宣布该计划进入2.0时代，根据应用需求新增复杂**三维微系统制造、极端环境电子产品开发**两个研究方向，新增项目**11**个。进一步强调要“**重塑后摩尔时代微系统制造**”，以构建持久国家安全能力和商业经济竞争力为目标，通过探索新型**本土化芯片研究、开发和制造方式**，确保美国在下一代微电子领域的领先地位。

电子复兴计划




电子复兴计划

“电子复兴计划”共布局3大项目群：一是DARPA先导类项目群；二是由高校主导研究的“大学联合微电子计划”项目群；三是由工业界主导研究的“Page 3”和新设项目群。

先导类项目群由DARPA从2015年底至2017年陆续启动，重点研究集成电路快速设计、模块化芯片构建、新架构处理器搭建等关键技术，安排“近零功耗射频与传感器”“更快速实现电路设计”“通用异构集成与知识产权复用策略”“终身机器学习”“层次识别验证开发”“硬件固件整合系统安全”共6个项目，投入经费2.39亿美元，旨在挖掘已有项目技术成果潜力，提供前沿性基础支撑。

2015年DARPA提出CRAFT项目

CRAFT: Circuit Realization At Faster Timescales



面向基于敏捷开发(Agile Development)方法学

2015年DARPA提出CRAFT项目


- CRAFT 三个技术目标：采用新软件工具减少定制IC设计，更多的使用IP，有助于次级IC代工厂（不同代工厂之间的转移）和更先进的端口IC设计（不同工艺节点之间的转移）；
- CRAFT 项目的一个最具代表性产物就是Chisel。比如在DAC 2018 NVIDIA 的新一代小规模AI嵌入式芯片，其设计流程采用面向对象的HLS 实现整个芯片的设计和验证，集合SystemC 和Chisel 将传统近3年的设计研发周期缩短到3 个月。
- Chisel（Constructing Hardware In a Scala Embedded Language）是一种嵌入在高级编程语言Scala的硬件构建语言，来快速高效的开发硬件设计，由伯克利大学发布。

2015年DARPA提出CRAFT项目

- Chisel是用Scala语言写的针对硬件开发的库，具有高度抽象的、高度参数化的Verilog生成器 (highly parameterized generators)，设计完成后，自动生成Verilog，再经由传统的数字IC设计方法变成芯片。
- Chisel的应用专注在前端设计，提高设计的效率。
- 目前仍然通过DC或者Genus来综合。
- 与HLS有明显区别，不能直接变成工艺相关的门级电路。也许以后会增加这种功能，得看相关EDA的发展。

CRAFT项目代表性产物-CHISEL

在硬件敏捷开发的研究中，UCB的Rocket Chip Generator工程取得了很大的成功，用Chisel写的基于RISC-V的平台



标量处理器——Rocket



Rocket Chip Generator 是一个强大的开源项目,旨在生成 RISC-V Rocket Core。该项目由 UC Berkeley 开发,并托管在 GitHub 上。Rocket是采用Chisel编写的。

CRAFT项目代表性产物-CHISEL，还有CHISEL2/ FIRRTL



Feasibility demonstration for CRAFT design goals:
BOOM-2 RISC V Core designed using CHISEL

CHISEL is an Object Oriented Design demonstration flow/tool developed at UC-Berkeley



Data from UC Berkeley RISC-V Center

BOOM-2 RISC V Core

- Designed using CHISEL flow/tools
 - 6 graduate students ("2-pizza size team")
 - 6 months to design
- ~ 25M transistors and chip area of 1.0mm²
- 40nm technology
- 1.5 GHz clock rate
- Completed in November 2014

CHISEL Specifics


- CHISEL written in Scala programming language
- Parameterized generators used
- ~9,000 New "Lines of Code" in CHISEL
- ~ 11,500 reused "Lines of Code" from previous projects
 - ~5,000 "Lines of Code" for processor
 - ~2,000 "Lines of Code" for floating point core
 - ~4,500 "Lines of Code" for "uncore"

BOOM-2 is a feasibility demonstration of an OOD flow on a small digital design in an academic environment.

RISC-V BOOM (超标量乱序执行处理器) 是一种基于 Berkeley 的开源处理器内核，它是 RISC-V 架构的一个实现。BOOM 以区别于传统 CISC 和 RISC 架构的并行计算单元、指令编码和分支预测技术为特点，该处理器核心专门针对高性能计算应用而设计。

Chisel 是概念到实现方式上，都完美的体现了敏捷开发的概念，引领敏捷硬件开发浪潮

2017年DARPA进一步提出电子复兴计划




“大学联合微电子计划”第1阶段于2018年1月启动，第2阶段于2023年1月正式启动，瞄准计算与通信领域的长远发展，投入经费4.53亿美元，通过机理创新，为“电子复兴计划”其他项目的孵化与长期创新提供支持。

DARPA电子复兴计划

联合大学微电子学项目 (JUMP)

四个以“纵向” **应用**为核心的研究中心,两个以“横向” **学科**为核心的研究中心。



JUMP研究布局结构图

联合大学微电子学项目 (JUMP)

JUMP及其6个主题研究中心的任务是推动新一轮基础研究，为国防部和国家安全提供2025 ~ 2030年期间所需的基于微电子的颠覆性技术。希望通过这些大学团队寻求应对严峻的技术挑战的创新解决方案，克服当前在电子系统性能和可拓展性方面存在的局限性。这反过来也有助于发展可极大增强作战人员环境感知、信息处理以及通信能力的相关技术。

- (1) 脑启发使能自主智能计算中心 (C-BRIC)
- (2) 聚合太赫兹通信与感知中心 (ComSecTer)
- (3) 普遍感知、认知和行动网络基础设施计算 (CONIX)
- (4) 智能存储与内存处理研究中心 (CRISP)
- (5) 应用驱动体系结构 (ADA) 中心
- (6) 节能集成纳米技术应用与系统驱动中心 (ASCENT)


联合大学微电子学项目 (JUMP)

JUMP 2.0资助建立7家大型、多学科学术研究中心。每家中心都将专注于一项微电子领域的关键技术研发为：

- (1) **认知**：下一代人工智能系统与架构。佐治亚理工学院，认知系统协同设计中心。
- (2) **通信与连接**：用于ICT系统的高效通信技术。哥伦比亚大学，泛在连接中心。
- (3) **从智能传感到行动**：以生成快速有效的行动为目的的传感能力和嵌入式智能。佐治亚理工学院，认知多光谱传感器中心。
- (4) **分布式计算系统与架构**：高能效计算和加速器结构中的分布式计算系统与架构。伊利诺伊大学厄巴纳-香槟分校，面向下一代分布式计算机系统的可演化计算中心。
- (5) **智能内存与存储**：用于智能存储系统的新兴存储设备和存储阵列。加利福尼亚大学圣迭戈分校，智能存储处理中心。
- (6) **先进单片与异构集成**：新型光电互连结构和先进封装。宾夕法尼亚州立大学，微电子系统异构集成中心。
- (7) **面向数字和模拟应用的高性能、高能效设备**：旨在实现下一代数字和模拟应用的新型材料、器件和互连技术。康奈尔大学，超高能效材料和器件中心。


Page 3 investments

DARPA于2017年6月启动了“电子复兴计划”（ERI）：“Page 3 Investments”是DARPA在JUMP项目及其一些传统微系统项目之外增加的一个计划，“Page 3”的命名是向戈登·摩尔致敬。摩尔在论文第3页针对将来尺寸缩放的条件不再具备时，提出了一些技术探索方向。正是受此启发，DARPA提出“第3页”（Page 3）计划，着力支持系统架构、设计以及材料和集成等三个领域的研究和开发。



Page 3 investments

两类项目与设计相关：电子装置的智能设计（IDEA），一流的开源硬件（POSH）。



Page 3 investments


IDEA 和 POSH共同的目标是**克服芯片设计日益复杂化和成本的问题**。两个项目投入1亿美元，成为有史以来**投资最大的EDA 研究项目之一**。



美国国防部在电子复兴计划（ERI）第一批项目中对EDA公司的补贴

公司名称	Cadence cadence	Synopsys synopsys
项目名称	IDEA（电子装置智能设计）	POSH（开源硬件）
项目内容	创建一个“无需人工参与”的芯片布局规划（layout）生成器，使用机器学习技术来进行芯片设计等	将开源的文化和能力，带入硬件设计领域，实现超复杂SoC的低成本设计
补助资金	\$2410万美元	\$610万美元


IDEA的框架



IDEA的框架



A unified electrical circuit layout generator




让没专业知识的用户能在一天内完成硬件设计。摒弃劳动密集型开发模式，转向数据与智能驱动的开发模式，最终让机器取代人类进行芯片设计。

POSH的框架



Reinventing the Hardware IP stack



POSH计划开发可持续的开源IP生态，以及相应的验证工具，希望每一个新的设计无需从零开始，用开源的方式，实现超复杂SoC的低成本设计。

POSH的框架



TA2: open source technology

Digital Circuit IP Blocks
FPGA Fabric
Multi-core 64-bit RISC-V processor sub-system
GPU (OpenGL ES 3.0)
PCI Express Controller
Ethernet Controller
Memory Controllers
USB 3.0 Controller
MIPI Camera Serial Interface controller
CPU Subsystem
H264 encoder/decoder
AES256 encrypt/decrypt
SHA-2/SHA-3 accelerator
Secure Digital Controller
High Definition Multimedia Interface
Serial ATA Controller
JESD204B Controller
NAND Flash Controller
CAN Controller


Mixed Signal Circuit IP Blocks	Description
Standard I/O interfaces PHYs	DDR, PCIe, SATA, USB, XAUI, CPRI
PLL	Range: 10MHz – 10GHz
DLL	Range: 10Mhz – 10GHz
Analog to Digital Converters	Range: 1 – 10,000 MSPS
Digital to Analog Converters	Range: 1 – 10,000 MSPS
Voltage Regulators	Input: 1.8V – 12V, Output 0.25V – 1.8V
Monitor circuits	Temperature, voltage, process

How can we cost effectively develop and maintain a high quality catalog of portable open source digital and analog components?

集成电路设计中所关心的模拟电路类型相对有限，而有限的电路类型，耗费大量的工程师不断在做重复的劳动

版图自动生成——BAG framework

BAG(berkely analog generator) framework



代码化地生成电路原理图和版图，整个框架基于python语言

模拟电路自动化设计

设计者选择初始的尺寸，仿真，查看结果，修改参数直到指标满足要求。BAG可以重复上述过程，最大的不同在于BAG是一个人机交互的，基于代码的环境。

创新点：代码化设计的形式可以促进设计复用，降低工艺迁移的难度，缩短上市时间，更加简便地修改传统结构。


版图自动生成——BAG framework

BAG目前已经实现了VCO, SC DC-DC(开关电容的电压转换器), SAR-ADC, SerDes 收发机前端, 电路的电路原理图和版图的代码化生成。而且还利用电路分析的优化流程(将设计经验代码化)实现了 SC DC-DC从65nm到40nm的工艺迁移。

以或非门为例:

- (1) 生成电路拓扑结构,
- (2) 将所有变量参数化
- (3) 修改代码来交互式地修改电路参数
- (4) 修改代码来交互式地生成版图
- (5) 利用pycell生成版图, pycell为synopsys公司为python开发的版图接口
- (6) 利用代码来检查LVS, 进行后仿真

版图自动生成——MAGICAL




Overall flow of MAGICAL analog layout system

四个主要模块：自动版图约束提取器、参数化器件生成器、具有优化的解析模拟布局器和模拟布线器。设计规则和版图约束贯穿整个后端流程。所有已完成的布局结果通过工业标准工具进行验证和评估。


版图自动生成——Magical

- 电路网表和设计规则作为输入，完全自动生成完整的GDSII版图作为输出，而无需人工设计者参与循环。
- Magical是一款**完全自动化的端到端模拟IC布局系统**，可从电路网表产生出完整的版图。源代码在GitHub上发布。
- 设计者的深刻理解力和专业知识可通过模式匹配、启发式算法和深度学习技术加入magical。
- Magical完成的版图可使用工业标准的验证工具进行验证，证明电路性能接近于由经验丰富的设计师手工制作的电路性能。

版图自动生成——Magical




(b) manual layout




(c) layout from MAGICAL

Fig. 6. Feed-forward compensated OTA circuit schematic, manual layout, and layout result from MAGICAL.



(b) manual layout



(c) layout from MAGICAL

Fig. 7. Inverter-based OTA circuit schematic, manual layout, and layout result from MAGICAL.

人类和机器的智能是通过模式匹配和深度学习技术融入magical

Magical追求完全的自动化，**纯粹用机器学习的方式生成模拟版图**，然而与先进工艺脱节，因为针对高性能模拟电路⁶⁰，有繁多的**个性化需求与约束条件**，没有办法被Magical这样一个纯自动化流程所采纳，所以还在发展中。

版图自动生成——Align




图1: ALIGN主程序流示意图

Table 1. Postlayout performance analysis of the ALIGN-generated OTA layout.

	Schematic	Manual layout (RC extract)	ALIGN Layout (RC extract)
Gain (dB)	24.28	24.22	24.14
3dB frequency (MHz)	24	24	24
UGF (MHz)	199	197	198
Phase margin (°)	89	88	88
Input offset (mV)	~0	0.13	0.10

Table 2. Postlayout performance analysis of the ALIGN-generated SC filter layout.

Specification	Schematic	Manual layout (RC extract)	ALIGN layout (RC extract)
Gain (dB)	16.1	15.84	15.59
3dB frequency (KHz)	503	511	524
Unity gain frequency (KHz)	3435	3415	3610
Input offset (mV)	0	0.13	0.10

图2: ALIGN自动设计性能与手工对比




图3: 部分自动化生成版图

ALIGN是由Intel与明尼苏达大学、德州农工大学合作开发的一款模拟版图自动生成程序，其发行版的代码在Github上公开。参照对应工艺制程的PDK，该程序可根据以netlist形式输入的电路拓扑和参数，自动输出GDSII格式的版图。

版图自动生成——Align




图1：自动注释分层与对称性标注




图2：设计规则抽象与转化

Primitive	Schematic	Primitive	Schematic
Resistor		Current mirror 1	
Capacitor		Current mirror 2	
Capacitor array		Voltage reference	
Switch		Level shifter	
Diode-connected load		Current mirror load	
Differential pair		Current mirror bank	
Cross-coupled pair 1		Level shifter bank	
Cross-coupled pair 2		Dummy 1	
Differential load		Dummy 2	
Cascode pair		Decap	

图3：库中的部分原语




图4：布局与布线 (pnr)

设计者希望其能兼顾**低频**、**Wireline**、**RF**和**Power**多种模拟电路的设计需求。在该程序的未公开版本中，机器学习（ML）被用于自动注释电路结构、创建约束和验证版图生成质量。主程序流由python编写，计算密集的place&route模块由C++编写。

提 纲

- 前言
- EDA发展历程
- EDA发展的最新进展
- **EDA发展趋势**
- 结论

EDA发展趋势

全球EDA行业简要格局

国际EDA巨头

SYNOPSYS[®]
cadence[™]
Siemens EDA

- 拥有完整的、有总体优势的全流程产品，在部分领域有绝对优势
- 约占全球市场78%
- 收入：大于10亿美元

领先EDA公司

ANSYS[®] Emphyrean 华大九天
KEYSIGHT TECHNOLOGIES Altium[®]
ZUKEN[®] PDF/SOLUTIONS[®]
SILVACO

- 拥有特定领域全流程、在局部领域技术领先
- 约占全球市场15%
- 收入：5000万美元~4亿美元

先进EDA公司

SMIT 国微集团 PRIMARIUS 概伦电子 Semitronix
XPEEDIC NineCube 芯华章
ARCAS cøgenda 立芯科技
ICmanage FRACTAL Technologies
metrics JEDAT[®] DJEL
FishTail MunEDA SILICON FRONTLINE

- 以点工具为主（约50家）
- 约占全球市场7%
- 收入：小于3000千万美元

EDA发展趋势

- 全球EDA行业主要由楷登电子、新思科技和西门子EDA垄断，属于具有显著领先优势的**第一梯队**。华大九天与其他几家企业，凭借部分领域的全流程工具或在局部领域的领先优势，位列全球EDA行业的**第二梯队**。第三梯队的企业主要聚焦于某些特定领域或用途的点工具，整体规模和产品完整度与前两大梯队的企业存在明显的差距。
- EDA工具保证了各阶段、各层次设计过程的准确性，降低了设计成本、缩短了设计周期、提高了设计效率，是集成电路产业产能性能的源头，EDA工具的发展加速了集成电路产业的技术革新。在当前集成电路产业快速发展的大背景下，**EDA行业主要呈现如下趋势：**

EDA发展趋势

1.后摩尔时代技术演进驱动EDA技术应用延伸拓展

在设计方法学层面，EDA工具的发展方向主要包括系统级或行为级的软硬件协同设计方法、跨层级芯片协同验证方法、面向设计制造与封测相融合的设计方法和芯片敏捷设计方法等四个方面。

- 系统级或行为级的软硬件协同设计方法可以让设计师在完成芯片行为设计的基础上自动完成后续的芯片硬件的具体实现，同时支持同步开展应用软件的开发，以达到设计效率提升的目的。
- 跨层级芯片协同验证方法则强调验证工作实现芯片设计与封装、印制电路板甚至整个应用系统相组合的跨层级协同验证，以确保设计的正确性。

EDA发展趋势

2、人工智能技术将在EDA领域扮演更重要的角色

- 人工智能技术在EDA领域的应用出现了新的发展契机。芯片复杂度的提升以及设计效率需求提高同样要求人工智能技术赋能EDA工具的升级，辅助降低芯片设计门槛、提升芯片设计效率。

3、云技术在EDA领域的应用日趋深入

- 可以有效避免芯片设计企业因流程管理、计算资源不足带来的研发风险，保障企业研发生产效率；
- 可以有效降低企业在服务器配置和维护方面的费用，让企业根据实际需求更加灵活地使用计算资源；
- 可以使芯片设计工作摆脱物理环境制约，尤其在居家办公需求下令EDA云平台发挥了重要作用；
- 有助于EDA技术在教育领域的推广和应用，支持设计人才培养等相关工作。

EDA发展趋势

未来3-5年，国产EDA行业会呈现哪些趋势？AI技术与并购整合将如何重塑竞争格局？

AI+EDA、3DIC和STCO深度绑定，以及并购整合，是未来3-5年本土EDA的几个主要趋势。


- 未来几年的国产EDA厂商很可能基于特定工艺节点与制造和封装厂深度绑定，提供垂直品类的工具功能组合，有效突破芯片产品创新，如在28-14nm核心工艺节点的RC寄生参数提取方案，又如结合2.5D集成方案的“多芯片-中介层/基板-PCB”快速物理实现与信号/电源完整性和热仿真的微系统设计方案。
- 从设计工艺或系统工艺协同(DTCO/STCO)的需求来看，EDA厂商进一步与芯片设计公司、制造厂（包括晶圆和封装）深度绑定，利于在先进工艺受限的情况下优势架构的芯片产品创新和突围。

EDA发展趋势

- 在器件建模、PDK设计、模拟版图、rtl设计、仿真、逻辑综合、大规模布局布线、时序分析、参数提取、签核等环节均有标准化流程和算法的应用。**AI和大模型**作为求解加速、空间探索的重要手段逐渐成为EDA点工具的标配。
- 在2023~2024年学界相继提出大电路模型(LCMs)后，EDA工具各环节均有不俗的AI大模型和生成式代码与优化加持，未来几年EDA厂商或许能推出更多的垂直模型和可用的LCMs，力求在下一代EDA中占据制高点。不排除EDA整合具有AI/ML能力的创新技术团队强化算法，如Cadence收购Numerics，或出现更多定位AI加持EDA创新企业。
- 2026~2030可认为是国产EDA的“第二个五年”，在2020-2024“第一个五年”国产EDA公司从20家增加至130多家，未来具有优势的工具和企业会逐渐集中向头部，根据工具产业化和设计功能侧重不同，趋向不同类型的垂直整合。

EDA发展趋势

- 面向**设计、制造与封测相融合的设计方法（DTCO）**则追求在芯片设计的各个阶段实现与制造工艺的融合，以期提升芯片最终生产良率。
- 芯片敏捷设计方法**则通过算法和软件需求定义芯片架构实现快速设计和快速迭代。



全产业链协同发展是EDA进步的基础，一方面，从设计到制造再到封装测试，每一个环节都需要EDA工具支持。另一方面，只有EDA工具与主流芯片设计公司、晶圆制造商、封装测试公司等保持密切合作，才能及时了解产业链用户的实际需求，从细节入手不断优化工具，实现产品性能、功能、质量等方面的提升。其中，EDA、Fabless和Foundry是芯片制造的铁三角，**尤其是Foundry厂商，需要与EDA形成相对比较紧密的匹配度和结合度。**

提 纲

- 前言
- EDA发展历程
- EDA发展的最新进展
- EDA发展趋势
- 结论

结 论

- EDA工具在半导体产业发挥关键作用，商业模式铸就了较高的行业壁垒：由于贯穿芯片设计和制造的全流程，EDA工具形成了“定期授权+技术服务”的特色商业模式。从产业链视角来看，与晶圆厂的制程工艺深度绑定是EDA行业壁垒不断升高的核心因素之一。
- 国内EDA的发展过程固然坎坷，近年来受益于政策和资金支持，并叠加国产化加速大背景，国内已经涌现出一批优秀的EDA厂商，在部分全流程、点工具实现了突破。
- 后摩尔时代EDA工具行业迎来新的机遇和挑战：全球数字化转型正带来新一轮算力需求爆发，芯片设计成本普遍大幅增长，差异性竞争使得系统厂商对芯片定制化需求不断增加。

结 论

- 作为整个芯片产业的第一环，EDA产业不仅仅只是投入大量资金就能达到目标的，**EDA产业技术壁垒极高，属于典型的投资周期长、见效慢的基础性产业，需要建立产业生态圈，得到产业链上下游的全力支持，同时对人才的依赖性高；**
- 将**敏捷设计的理念带入到EDA工具链中**，利用人工智能和机器学习的方法解决目前芯片开发周期长，成本高，对三巨头工具的过度依赖，实现封锁的突围；
- **充分利用人工智能技术带来的算法红利**，实现EDA技术突破是我国唯一的出路，现在的追赶是无奈，未来的超越才是EDA的目标。

调研要求

- 调研主题

EDA技术的发展趋势

- 调研内容

针对EDA技术发展的以下热点问题选择其一展开：

- 1) Design Technology Co-Optimization(DTCO)
- 2) Chiplet
- 3) 布局布线
- 4) 模拟电路版图自动生成
- 5) Optical Proximity Correction(OPC)

谢谢!