

Министерство образования Республики Беларусь

Учреждение образования
«Белорусский государственный университет
информатики и радиоэлектроники»

Факультет компьютерных систем и сетей

Кафедра электронных вычислительных машин

Дисциплина: Арифметические и логические основы
цифровых устройств

К ЗАЩИТЕ ДОПУСТИТЬ

_____ Ю. А. Луцик

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовой работе
на тему

ПРОЕКТИРОВАНИЕ И ЛОГИЧЕСКИЙ СИНТЕЗ
СУММАТОРА-УМНОЖИТЕЛЯ ДВОИЧНО-ЧЕТВЕРИЧНЫХ ЧИСЕЛ

БГУИР КР 6-05-0611-05 114 ПЗ

Студент

В. С. Ермаков
(гр. 558301)

Руководитель

Ю. А. Луцик

МИНСК 2026

СОДЕРЖАНИЕ

ВВЕДЕНИЕ	3
1 РАЗРАБОТКА АЛГОРИТМА УМНОЖЕНИЯ	4
1.1 Перевод сомножителей из десятичной системы счисления в четверичную	4
1.2 Нахождение произведения множителя и множимого	5
2 РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ СУММАТОРА- УМНОЖИТЕЛЯ	7
2.1 Работа устройства в режиме сумматора	7
2.2 Работа устройства в режиме умножителя	7
3 РАЗРАБОТКА ФУНКЦИОНАЛЬНЫХ СХЕМ ОСНОВНЫХ УЗЛОВ СУММАТОРА-УМНОЖИТЕЛЯ	9
3.1 Логический синтез одноразрядного четверичного сумматора	9
3.2 Логический синтез одноразрядного четверичного умножителя	12
3.3 Логический синтез преобразователя множителя	21
4 СИНТЕЗ КОМБИНАЦИОННЫХ СХЕМ УСТРОЙСТВ НА ОСНОВЕ МУЛЬТИПЛЕКСОРОВ	23
5 ОЦЕНКА РЕЗУЛЬТАТОВ РАЗРАБОТКИ	25
ЗАКЛЮЧЕНИЕ	26
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ	27
ПРИЛОЖЕНИЕ А Схема электрическая структурная	28
ПРИЛОЖЕНИЕ Б Функциональная схема ОЧС	30
ПРИЛОЖЕНИЕ В Функциональная схема ОЧУ	32
ПРИЛОЖЕНИЕ Г Поиск простых импликант $C_0 * C_0$	34
ПРИЛОЖЕНИЕ Д Поиск простых импликант $C_1 * C_1$	36
ПРИЛОЖЕНИЕ Е Поиск простых импликант $C_2 * C_2$	38
ПРИЛОЖЕНИЕ Ж Функциональная схема ПМ	40
ПРИЛОЖЕНИЕ И Функциональная схема ОЧС на мультиплексорах	42
ПРИЛОЖЕНИЕ К Ведомость документов	44

ВВЕДЕНИЕ

Изучение дисциплины «Арифметические и логические основы вычислительной техники» предполагает глубокое освоение принципов функционирования узлов обработки информации. Курсовое проектирование является важным этапом подготовки специалиста, позволяющим закрепить теоретические знания и получить практические навыки логического синтеза цифровых устройств.

Данная работа посвящена проектированию и логическому синтезу двоично-четверичного сумматора-умножителя (СУ). Сумматор является одним из центральных узлов арифметико-логического устройства (АЛУ) вычислительной машины.

Для того чтобы спроектировать данное устройство, необходимо пройти несколько последовательных этапов разработки:

- разработка алгоритма умножения чисел, по которому работает сумматор-умножитель;
- разработка структурной схемы сумматора-умножителя;
- разработка функциональной схемы основных узлов структурной схемы;
- синтез комбинационных схем устройств на основе мультиплексоров;
- оценка результатов проделанной работы и оформление конструкторской документации.

В настоящей пояснительной записке изложено подробное описание процесса проектирования, приведены необходимые математические расчёты, таблицы истинности, карты Карно-Вейча для минимизации логических функций, а также разработана графическая документация по структурной схеме и функциональным схемам основных её узлов.

1 РАЗРАБОТКА АЛГОРИТМА УМНОЖЕНИЯ

Исходные данные:

- исходные сомножители: $M_n = 58,75$; $M_t = 63,12$;
- алгоритм умножения: В;
- метод умножения: умножение закодированного двоично-четверичного множимого на два разряда двоичного множителя одновременно в дополнительных кодах;
- кодирование четверичных цифр множимого для перехода к двоично-четверичной системе кодирования: $0_4 - 11$; $1_4 - 00$; $2_4 - 10$; $3_4 - 01$.
- тип синтезируемого умножителя: 1-й.

1.1 Перевод сомножителей из десятичной системы счисления в четверичную

Целую часть чисел переводим методом последовательного деления на основание новой системы счисления. Дробную часть переводим методом последовательного умножения на основание.

Множимое

$$\begin{array}{r|l} 58 & 4 \\ \hline 4 & -14 \quad 4 \\ -18 & \quad 12 \quad 3 \\ \hline 16 & \quad 2 \\ 2 & \end{array} \quad * \begin{array}{r} 0,75 \\ 4 \\ \hline 3,00 \end{array}$$

Получаем: $M_{n4} = 322,300$. В соответствии с заданной кодировкой множимого: $M_{n2/4} = 011010,011111$

Множитель

$$\begin{array}{r|l} 63 & 4 \\ \hline 4 & -15 \quad 4 \\ -23 & \quad 12 \quad 3 \\ \hline 20 & \quad 3 \\ 3 & \end{array} \quad \begin{array}{r} 0,12 \\ * \quad 4 \\ \hline 0,48 \\ * \quad 4 \\ \hline 1,92 \\ * \quad 4 \\ \hline 3,68 \\ \text{(точность достигнута)} \end{array}$$

Получаем: $M_{t4} = 333,013$. В соответствии со стандартной весомозначной кодировкой множителя: $M_{t2/4} = 111111,000111$

1.2 Нахождение произведения множителя и множимого

Запишем сомножители в форме с плавающей запятой в прямом коде:

$$M_H = 0,011010011111 \quad P_{M_H} = 0,1101 + 3_{10} \text{ (закодировано по заданию)}$$

$$M_T = 0,111111000111 \quad P_{M_T} = 0,0011 + 3_{10} \text{ (закодировано традиционно)}$$

Сложение порядков:

$$\begin{array}{r} P_{M_H} = 0,1101 \quad 3_4 \\ P_{M_T} = 0,0011 \quad 3_4 \\ \hline P_{M_H \cdot M_T} = 0,0010 \quad 12_4 \end{array}$$

Знак произведения определяется суммой по модулю два знаков сомножителей:

$$3H_{M_H} \oplus 3H_{M_T} = 0 \oplus 0 = 0$$

Дополнительный код множителя: $[M_T]_d = 0,333013$. Поскольку умножение выполняется по алгоритму «В» (начиная со старших разрядов), перемножение мантисс представлено в таблице 1.1. Метод умножения описан в учебном пособии [1].

Таблица 1.1 — Перемножение мантисс

Четверичная с/с	Двоично-четверичная с/с	Комментарии
0. 000000000000	0. 11 11 11 11 11 11 11 11 11 11 11 11	$\Sigma_0 = 0$
0. 000000003223	0. 11 11 11 11 11 11 11 11 11 01 10 10 01	$\Pi_1 = M_H$
0. 000000003223	0. 11 11 11 11 11 11 11 11 11 01 10 10 01	Σ_1
0. 000000032230	0. 11 11 11 11 11 11 11 11 01 10 10 01 11	$\Sigma_1 \cdot 4^1 = \Sigma_2$
0. 000000322300	0. 1111 11 11 11 11 01 10 10 01 11 11	$\Sigma_2 \cdot 4^1 = \Sigma_3$
0. 000003223000	0. 11 11 11 11 11 01 10 10 01 11 11 11	$\Sigma_3 \cdot 4^1$
3. 33333330111	1. 01 01 01 01 01 01 01 01 11 00 00 00	$\Pi_4 = -M_H$
0. 000003213111	0. 11 11 11 11 11 01 10 00 01 00 00 00	Σ_4
0. 000032131110	0. 11 11 11 11 01 10 00 01 00 00 00 11	$\Sigma_4 \cdot 4^1 = \Sigma_5$
0. 000321311100	0. 11 11 11 01 10 00 01 00 00 00 11 11	$\Sigma_5 \cdot 4^1$
0. 000000131112	0. 11 11 11 11 11 11 00 01 00 00 00 10	$\Pi_6 = 2 M_H$
0. 000321330212	0. 11 11 11 01 10 00 01 01 11 10 00 10	Σ_6
0. 003213302120	0. 11 11 01 10 00 01 01 11 10 00 10 11	$\Sigma_6 \cdot 4^1$
3. 33333330111	1. 01 01 01 01 01 01 01 01 11 00 00 00	$\Pi_7 = -M_H$

Продолжение таблицы 1.1

Четверичная с/с		Двоично-четверичная с/с		Комментарии
0.	003213232231	0.	11 11 01 10 00 01 10 01 10 10 01 00	$\Sigma_7 = M_H \cdot M_T$

После окончания умножения необходимо оценить погрешность вычислений. Полученное произведение приводится к нулевому порядку, а затем переводится в десятичную систему счисления:

$$M_{H_4} \cdot M_{T_4} = 0,3213232231 \quad P_{M_H \cdot M_T} = 6$$

$$M_{H_4} \cdot M_{T_4} = 321323,2231 \quad P_{M_H \cdot M_T} = 0$$

$$M_{H_{10}} \cdot M_{T_{10}} = 3707,6757$$

Результат прямого перемножения операндов:

$$M_{H_{10}} \cdot M_{T_{10}} = 58,75 \cdot 63,12 = 3708,3$$

Абсолютная погрешность:

$$\Delta = 3708,3 - 3707,6757 = 0,6243$$

Относительная погрешность:

$$\delta = \frac{\Delta}{M_H \cdot M_T} = \frac{0,6243}{3708,3} = 0,0001684 \quad (\delta = 0,01684\%)$$

Погрешность появляется на этапе перевода из десятичной системы счисления в четверичную.

2 РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ СУММАТОРА-УМНОЖИТЕЛЯ

Разрабатываемое устройство относится к первому типу структур и строится на базе одноразрядных четверичных умножителей (ОЧУ), одноразрядных четверичных сумматоров (ОЧС) и регистра-аккумулятора. Управление режимами работы осуществляется сигналом Mul / Sum («0» — умножение, «1» — сложение).

В данной работе также используется формирователь дополнительного кода (ФДК). Здесь используется один вход управления F_1 . Сигнал $F_1 = 1$ инициирует перевод прямого кода в дополнительный, что необходимо для выполнения операции вычитания или умножения на отрицательную цифру.

2.1 Работа устройства в режиме сумматора

При $Mul / Sum = 1$ операнды последовательно заносятся в регистр множимого. Необходимо выравнивать порядки путем сдвига мантиссы большего числа вправо.

На входы h всех ОЧУ подается логическая «1». В этом режиме ОЧУ не выполняет умножение, передавая слагаемое на ОЧС без изменений (рисунок 2.1). Результат суммирования фиксируется в аккумуляторе.

2.2 Работа устройства в режиме умножителя

При $Mul / Sum = 0$ выполняется умножение по алгоритму «В». Множимое и множитель размещаются в соответствующих регистрах.

Диада множителя поступает в преобразователь множителя (ПМ). ПМ преобразует цифры множителя, формируя при необходимости перенос в следующую диаду. Если ПМ формирует отрицательную цифру, на вход F_1 ФДК подается «1», и ФДК выдает дополнительный код множимого.

На входы h ОЧУ подается «0». Частичные произведения, полученные на выходах ОЧУ (рисунок 2.1), суммируются с помощью ОЧС и далее поступают в аккумулятор (рисунок 2.2). После каждого такта происходит сдвиг содержимого аккумулятора и регистра множителя. Разрядность аккумулятора увеличена на один разряд для корректной обработки возникающих переносов.




Рисунок 2.1 — Поведение ОЧУ при разных значениях Mul / Sum




Рисунок 2.2 — Одноразрядный четверичный сумматор

Полная структурная схема сумматора-умножителя представлена в ПРИЛОЖЕНИИ А.

3 РАЗРАБОТКА ФУНКЦИОНАЛЬНЫХ СХЕМ ОСНОВНЫХ УЗЛОВ СУММАТОРА-УМНОЖИТЕЛЯ

3.1 Логический синтез одноразрядного четверичного сумматора

Одноразрядный четверичный сумматор (ОЧС) – это комбинационное устройство, имеющее 5 двоичных входов (2 разряда одного слагаемого, 2 разряда второго слагаемого и вход переноса) и 3 двоичных выхода (2 разряда суммы и перенос). Кодировка слагаемых обоих разрядов: $0_4 - 11$; $1_4 - 00$; $2_4 - 10$; $3_4 - 01$.

Принцип работы ОЧС представлен с помощью таблицы истинности (таблица 3.1).

Таблица 3.1 — Таблица истинности ОЧС

a_1	a_2	b_1	b_2	p	П	S_1	S_2	Пример операции в четверичной с/с
0	0	0	0	0	0	1	0	$1+1+0=02$
0	0	0	0	1	0	0	1	$1+1+1=03$
0	0	0	1	0	x	x	x	$1+3+0=10$
0	0	0	1	1	x	x	x	$1+3+1=11$
0	0	1	0	0	x	x	x	$1+2+0=03$
0	0	1	0	1	x	x	x	$1+2+1=10$
0	0	1	1	0	0	0	0	$1+0+0=01$
0	0	1	1	1	0	1	0	$1+0+1=02$
0	1	0	0	0	1	1	1	$3+1+0=10$
0	1	0	0	1	1	0	0	$3+1+1=11$
0	1	0	1	0	x	x	x	$3+3+0=12$
0	1	0	1	1	x	x	x	$3+3+1=13$
0	1	1	0	0	x	x	x	$3+2+0=11$
0	1	1	0	1	x	x	x	$3+2+1=12$
0	1	1	1	0	0	0	1	$3+0+0=03$
0	1	1	1	1	1	1	1	$3+0+1=10$
1	0	0	0	0	0	0	1	$2+1+0=03$
1	0	0	0	1	1	1	1	$2+1+1=10$
1	0	0	1	0	x	x	x	$2+3+0=11$
1	0	0	1	1	x	x	x	$2+3+1=12$
1	0	1	0	0	x	x	x	$2+2+0=10$

Продолжение таблицы 3.1

a_1	a_2	b_1	b_2	p	Π	S_1	S_2	Пример операции в четверичной с/с
1	0	1	0	1	x	x	x	2+2+1=11
1	0	1	1	0	0	1	0	2+0+0=02
1	0	1	1	1	0	0	1	2+0+1=03
1	1	0	0	0	0	0	0	0+1+0=01
1	1	0	0	1	0	1	0	0+1+1=02
1	1	0	1	0	x	x	x	0+3+0=03
1	1	0	1	1	x	x	x	0+3+1=10
1	1	1	0	0	x	x	x	0+2+0=02
1	1	1	0	1	x	x	x	0+2+1=03
1	1	1	1	0	0	1	1	0+0+0=00
1	1	1	1	1	0	0	0	0+0+1=01

Минимизацию переключательных функций проведём с помощью карт Карно и Вейча. Символом «х» отмечены наборы, на которых функция может принимать произвольное значение (безразличные наборы).

Минимизация функции Π :

$b_1 b_2 p$ $a_1 a_2$		000	001	011	010	110	111	101	100
00				x	x			x	x
01		1	1	x	x		1	x	x
11				x	x			x	x
10			1	x	x			x	x

Рисунок 3.1 — Карта Карно для функции Π

Минимизировав функцию, получим:

$$\Pi = \overline{a_1} a_2 \overline{b_1} + \overline{a_1} a_2 p + a_1 \overline{a_2} \overline{b_1} p$$

Эффективность минимизации можно оценить отношением числа входов схем, реализующих функцию до и после минимизации.

Эффективность минимизации:

$$K = \frac{4 \cdot 5 + 4 + 5}{1 \cdot 4 + 2 \cdot 3 + 3 + 5} = \frac{29}{18} = 1,61$$

Запишем в базисе НЕ-ИЛИ:

$$\Pi = \overline{a_1 + \overline{a_2} + b_1} + \overline{a_1 + \overline{a_2} + \overline{p}} + \overline{\overline{a_1} + a_2 + b_1 + \overline{p}}$$

Минимизация функции S_1 :

$\begin{matrix} b_1 b_2 p \\ a_1 a_2 \end{matrix}$	000	001	011	010	110	111	101	100
00	1		x	x		1	x	x
01	1		x	x		1	x	x
11		1	x	x	1		x	x
10		1	x	x	1		x	x

Рисунок 3.2 — Карта Карно для функции S_1

Минимизировав функцию, получим:

$$S_1 = \overline{a_1} b_1 p + \overline{a_1} \overline{b_2} \overline{p} + a_1 \overline{b_1} p + a_1 b_2 \overline{p}$$

Эффективность минимизации:

$$K = \frac{8 \cdot 5 + 8 + 5}{4 \cdot 3 + 4 + 5} = \frac{53}{21} = 2,52$$

Запишем в базисе НЕ-ИЛИ:

$$S_1 = \overline{a_1 + \overline{b_1} + \overline{p}} + \overline{a_1 + b_2 + p} + \overline{\overline{a_1} + b_1 + \overline{p}} + \overline{\overline{a_1} + \overline{b_2} + p}$$

Минимизация функции S_2 :

		b_1					
		(1	x)	x			x x
a_1	(1		x	(x	1	1	x x
			x	(x	1		x x
	(1	(1	x	x		(1	x x
		b_2					
		p			p		

Рисунок 3.3 — Карта Вейче для функции S_2

Минимизировав функцию, получим:

$$S_2 = \overline{a_2} \overline{b_1} p + \overline{a_1} a_2 \overline{p} + a_1 \overline{a_2} \overline{b_1} + \overline{a_1} a_2 b_1 + a_2 b_2 \overline{p} + a_1 \overline{a_2} p$$

Эффективность минимизации:

$$K = \frac{8 \cdot 5 + 8 + 5}{6 \cdot 3 + 6 + 5} = \frac{53}{29} = 1,83$$

Запишем в базисе НЕ-ИЛИ:

$$S_2 = \overline{a_2 + b_1 + p} + \overline{a_1 + \overline{a_2} + p} + \overline{\overline{a_1} + a_2 + b_1} + \\ + \overline{a_1 + \overline{a_2} + \overline{b_1}} + \overline{\overline{a_2} + \overline{b_2} + p} + \overline{\overline{a_1} + a_2 + \overline{p}}$$

Функциональная схема одноразрядного четверичного сумматора представлена в ПРИЛОЖЕНИИ Б.

3.2 Логический синтез одноразрядного четверичного умножителя

Одноразрядный четверичный умножитель (ОЧУ) – это комбинационное устройство, имеющее 5 двоичных входов (2 разряда из регистра множимого, 2 разряда из регистра множителя и управляющий вход h) и 4 двоичных выхода.

Принцип работы ОЧУ представлен с помощью таблицы истинности (таблица 3.2). Разряды множимого закодированы: $0_4 - 11$; $1_4 - 00$; $2_4 - 10$; $3_4 - 01$., а разряды множителя: $0_4 - 00$; $1_4 - 01$; $2_4 - 10$; $3_4 - 11$.

Управляющий вход h определяет тип операции: «0» – умножение закодированных цифр, поступивших на информационные входы; «1» – вывод на выходы без изменения значения разрядов, поступивших из регистра множимого.

В таблице выделены безразличные наборы, так как на входы ОЧУ из разрядов множителя не может поступить код числа 3 (в алгоритме умножения на два разряда максимальная цифра множителя равна 2).

Таблица 3.2 — Таблица истинности ОЧУ

Мн		Мт		Упр.	Старшие разряды		Младшие разряды		Пример операции в четверичной с/с
x_1	x_2	y_1	y_2	h	P_1	P_2	P_3	P_4	
0	0	0	0	0	1	1	1	1	$1 \cdot 0 = 00$
0	0	0	0	1	1	1	0	0	Выход – код «01»
0	0	0	1	0	1	1	0	0	$1 \cdot 1 = 01$
0	0	0	1	1	1	1	0	0	Выход – код «01»
0	0	1	0	0	1	1	1	0	$1 \cdot 2 = 02$
0	0	1	0	1	1	1	0	0	Выход – код «01»
0	0	1	1	0	х	х	х	х	$1 \cdot 3 = 03$
0	0	1	1	1	х	х	х	х	Выход – код «01»
0	1	0	0	0	1	1	1	1	$3 \cdot 0 = 00$
0	1	0	0	1	1	1	0	1	Выход – код «03»
0	1	0	1	0	1	1	0	1	$3 \cdot 1 = 03$
0	1	0	1	1	1	1	0	1	Выход – код «03»
0	1	1	0	0	0	0	1	0	$3 \cdot 2 = 12$
0	1	1	0	1	1	1	0	1	Выход – код «03»
0	1	1	1	0	х	х	х	х	$3 \cdot 3 = 21$
0	1	1	1	1	х	х	х	х	Выход – код «03»
1	0	0	0	0	1	1	1	1	$2 \cdot 0 = 00$
1	0	0	0	1	1	1	1	0	Выход – код «02»
1	0	0	1	0	1	1	1	0	$2 \cdot 1 = 02$
1	0	0	1	1	1	1	1	0	Выход – код «02»
1	0	1	0	0	0	0	1	1	$2 \cdot 2 = 10$
1	0	1	0	1	1	1	1	0	Выход – код «02»
1	0	1	1	0	х	х	х	х	$2 \cdot 3 = 12$
1	0	1	1	1	х	х	х	х	Выход – код «02»
1	1	0	0	0	1	1	1	1	$0 \cdot 0 = 00$

Продолжение таблицы 3.2

Мн		Мт		Упр.	Старшие разряды		Младшие разряды		Пример операции в четверичной с/с
x_1	x_2	y_1	y_2	h	P_1	P_2	P_3	P_4	
1	1	0	0	1	1	1	1	1	Выход – код «00»
1	1	0	1	0	1	1	1	1	$0 \cdot 1 = 00$
1	1	0	1	1	1	1	1	1	Выход – код «00»
1	1	1	0	0	1	1	1	1	$0 \cdot 2 = 00$
1	1	1	0	1	1	1	1	1	Выход – код «00»
1	1	1	1	0	x	x	x	x	$0 \cdot 3 = 00$
1	1	1	1	1	x	x	x	x	Выход – код «00»

Минимизацию переключательных функций проведём с помощью карт Карно и Вейча.

Минимизация функции P_1 :

$y_1 y_2 h$		$x_1 x_2$							
		000	001	011	010	110	111	101	100
$x_1 x_2$	00					x	x		
	01					x	x		0
	11					x	x		
	10					x	x		0

Рисунок 3.4 — Карта Карно для функции P_1

Минимизировав функцию, получим:

$$P_1 = (x_1 + \overline{x_2} + \overline{y_1} + h)(\overline{x_1} + x_2 + \overline{y_1} + h)$$

Эффективность минимизации:

$$K = \frac{2 \cdot 5 + 2 + 5}{2 \cdot 4 + 2 + 5} = \frac{17}{15} = 1,13$$

Запишем в базисе ИЛИ, НЕ:

$$P_1 = \overline{\overline{(x_1 + \overline{x_2} + \overline{y_1} + h)}} + \overline{\overline{(\overline{x_1} + x_2 + \overline{y_1} + h)}}$$

Минимизация функции P_2 :




Рисунок 3.5 — Карта Вейче для функции P_2

Минимизировав функцию, получим:

$$P_2 = (x_1 + \overline{x_2} + \overline{y_1} + h)(\overline{x_1} + x_2 + \overline{y_1} + h)$$

Эффективность минимизации:

$$K = \frac{2 \cdot 5 + 2 + 5}{2 \cdot 4 + 2 + 5} = \frac{17}{15} = 1,13$$

Запишем в базисе ИЛИ, НЕ:

$$P_2 = \overline{\overline{(x_1 + \overline{x_2} + \overline{y_1} + h)}} + \overline{\overline{(\overline{x_1} + x_2 + \overline{y_1} + h)}}$$

Минимизация функции P_3 :

				y_1			
x_1	$\overline{1}$				x	x	$\overline{1}$
	1				x	x	1
	$\overline{1}$	1	1	1	x	x	$\overline{1}$
	$\overline{1}$	1	1	1	x	x	$\overline{1}$
				y_2			
h				h			

Рисунок 3.6 — Карта Вейче для функции P_3

Минимизировав функцию, получим:

$$P_3 = \overline{y_2} \overline{h} + x_1$$

Эффективность минимизации:

$$K = \frac{16 \cdot 5 + 16 + 5}{1 \cdot 2 + 2 + 5} = \frac{101}{9} = 11,22$$

Запишем в базисе ИЛИ, НЕ:

$$P_3 = \overline{y_2 + h} + x_1$$

Минимизация функции P_4 :




Рисунок 3.7 — Карта Вейче для функции P_4

Минимизировав функцию, получим:

$$P_4 = x_1 \overline{y_2} \overline{h} + x_2 \overline{y_1} + \overline{y_1} y_2 \overline{h} + x_2 h$$

Эффективность минимизации:

$$K = \frac{14 \cdot 5 + 14 + 5}{2 \cdot 3 + 2 \cdot 2 + 4 + 5} = \frac{89}{19} = 4,68$$

Запишем в базисе ИЛИ, НЕ:

$$P_4 = \overline{\overline{x_1} + y_2 + h} + \overline{\overline{x_2} + y_1} + \overline{y_1 + y_2 + h} + \overline{\overline{x_2} + \overline{h}}$$

Минимизация функции P_4 алгоритмом Рота:

Определим множество единичных кубов L и множество безразличных кубов N :

$$L = \{00000, 01000, 01001, 01010, 01011, 01101, 10000, \\ 10100, 11000, 11001, 11010, 11011, 11100, 11101\}$$

$$N = \{00110, 00111, 01110, 01111, \\ 10110, 10111, 11110, 11111\}$$

Сформируем базовое множество $C_0 = L \cup N$.

Первым этапом алгоритма Рота является нахождение множества простых импликант. Для реализации этого этапа используется операция умножения

(«*») над множествами C_0, C_1 и т.д., пока в результате операции будут образовываться новые кубы большей размерности. Кубы, не участвовавшие в склеивании на i -м шаге, образуют множества Z_i .

Первый шаг умножения ($C_0 * C_0$) представлен в Приложении Г. В результате этой операции сформировалось новое множество кубов A_1 :

$$A_1 = \{ 0x000, x0000, 0100x, 010x0, x1000, 010x1, 01x01, x1001, 0101x, x1010, 01x10, x1011, 01x11, x1101, 011x1, 10x00, 1x000, 1x100, 101x0, 1100x, 110x0, 11x00, 110x1, 11x01, 1101x, 11x10, 11x11, 1110x, 111x0, 111x1, 0011x, 0x110, x0110, 0x111, x0111, 0111x, x1110, x1111, 1011x, 1x110, 1x111, 1111x \}$$

Множество кубов, не участвовавших в образовании новых кубов, пустое ($Z_0 = \emptyset$).

В Приложении Д приведена таблица поиска простых импликант с помощью операции $C_1 * C_1$. В результате образовалось множество A_2 кубов новой размерности:

$$A_2 = \{ xx000, 010xx, x100x, x10x0, 01xx1, x10x1, x1x01, x101x, 01x1x, x1x10, x1x11, x11x1, 1xx00, 1x1x0, 110xx, 11x0x, 11xx0, 11xx1, 11x1x, 111xx, 0x11x, x011x, xx110, xx111, x111x, 1x11x \}$$

Множество несклеившихся кубов также пустое ($Z_1 = \emptyset$).

В Приложении Е приведена таблица операции $C_2 * C_2$. В результате образовалось множество A_3 :

$$A_3 = \{ x10xx, x1xx1, x1x1x, 11xxx, xx11x \}$$

Множество Z_2 кубов, не участвовавших в образовании новых кубов, имеет вид:

$$Z_2 = \{ xx000, 1xx00, 1x1x0 \}$$

В таблице 3.3 приведен следующий шаг поиска — операция $C_3 * C_3$.

Таблица 3.3 — Поиск простых импликант ($C_3 * C_3$)

C3*C3	x10xx	x1xx1	x1x1x	11xxx	xx11x
x10xx					
x1xx1	x10x1				
x1x1x	x101x	x1x11			
11xxx	110xx	11xx1	11x1x		

Продолжение таблицы 3.3

C3*C3	x10xx	x1xx1	x1x1x	11xxx	xx11x
xx11x	xlylx	x1111	x111x	1111x	
A4					

В результате операции $C_3 * C_3$ новых кубов не образовалось ($A_4 = \emptyset$).
Множество кубов, не участвовавших в склеивании на этом шаге:

$$Z_3 = \{x10xx, x1xx1, x1x1x, 11xxx, xx11x\}$$

На этом заканчивается этап поиска простых импликант. Окончательное множество простых импликант Z состоит из объединения всех множеств Z_i :

$$Z = Z_0 \cup Z_1 \cup Z_2 \cup Z_3 = \{xx000, 1xx00, 1x1x0, x10xx, \\ x1xx1, x1x1x, 11xxx, xx11x\}$$

Следующий этап — поиск L -экстремалей на множестве простых импликант (таблица 3.4). Для этого используется операция «#» (вычитание). В таблице 3.4 из каждой простой импликанты поочередно вычитаются все остальные простые импликанты $z\#(Z - z)$.

Таблица 3.4 — Поиск L -экстремалей

$z\#(Z - z)$	xx000	1xx00	1x1x0	x10xx	x1xx1	x1x1x	11xxx	xx11x
xx000		1x100	1x1x0	x101x x10x1	x1xx1	x1x1x	111xx 11x1x 11xx1	xx11x
1xx00	0x000		1x110	x101x x10x1	x1xx1	x1x1x	1111x 111x1 11x1x 11xx1	xx11x
1x1x0	0x000			x101x x10x1	x1xx1	01x1x x101x x1x11	11111 111x1 1101x 11x11 11xx1	0x11x xx111
x10xx	00000		1x110		x11x1	0111x x1111	11111 111x1	0x11x xx111
x1xx1	00000		1x110	x1010		01110		0011x 0x110 x0111

Продолжение таблицы 3.4

$z\#(Z - z)$	xx000	1xx00	1x1x0	x10xx	x1xx1	x1x1x	11xxx	xx11x
x1x1x	00000		10110		x1101			0011x x0111
11xxx	00000		10110		01101	01110		0011x x0111
xx11x	00000				01101			
Остаток	00000				01101			0011x x0111

Результат операции (остаток) указывает, что L -экстремальными стали следующие простые импликанты, образующие ядро E :

$$E = \{xx000, x1xx1\}$$

Далее выясним, какие из вершин комплекса L не покрываются L -экстремальными. Для этого из каждого куба комплекса L вычтем (операция «#») элементы множества E . В результате вычитания получим множество непокрытых наборов $L_1 = L \# E$:

$$L_1 = \{01010, 10100, 11010, 11100\}$$

Определим подмножество неэкстремальных импликант $\hat{Z}$, которые могут быть использованы для покрытия множества L_1 :

$$\hat{Z} = Z \setminus E = \{1xx00, 1x1x0, x10xx, x1x1x, 11xxx, xx11x\}$$

Анализ вариантов (перебор) покрытия вершин L_1 кубами из множества $\hat{Z}$ показывает, что существует четыре минимальные тупиковые формы функции:

$$P_{4,\text{тупик}_1} = x_1\overline{y_2}\overline{h} + x_2\overline{y_1} + \overline{y_1}y_2\overline{h} + x_2h$$

$$P_{4,\text{тупик}_2} = x_1y_1\overline{h} + x_2\overline{y_1} + \overline{y_1}y_2\overline{h} + x_2h$$

$$P_{4,\text{тупик}_3} = x_1\overline{y_2}\overline{h} + x_2y_2 + \overline{y_1}y_2\overline{h} + x_2h$$

$$P_{4,\text{тупик}_4} = x_1y_1\overline{h} + x_2y_2 + \overline{y_1}y_2\overline{h} + x_2h$$

Функциональная схема ОЧУ построена по первой тупиковой форме и представлена в ПРИЛОЖЕНИИ В.

3.3 Логический синтез преобразователя множителя

Преобразователь множителя (ПМ) это устройство, которое преобразовывает диады множителя в соответствии с алгоритмом «В» на 2 разряда. Принцип работы преобразователя описывается таблицей истинности (таблица 3.5).

Таблица 3.5 — Таблица истинности ПМ

Мт		Перенос	Знак	[Мт] _п		Комментарии
v_1	v_2	p	S	P_1	P_2	
0	0	0	0	0	0	$0 + 0 \rightarrow 0$
0	0	1	0	0	1	$0 + 0 \rightarrow 1$
0	1	0	0	0	1	$1 + 0 \rightarrow 1$
0	1	1	0	1	0	$1 + 0 \rightarrow 2$
1	0	0	1	1	0	$2 + 1 \rightarrow -2$
1	0	1	1	0	1	$2 + 1 \rightarrow -1$
1	1	0	1	0	1	$3 + 1 \rightarrow -1$
1	1	1	0	0	0	$3 + 1 \rightarrow 0$

Минимизация выходных функций S , P_1 и P_2 представлена ниже.

Минимизация функции знака S :

		$v_2 p$			
		00	01	11	10
v_1	0				
	1	1	1		1

Рисунок 3.8 — Карта Карно для функции S

Минимизировав функцию, получим:

$$S = \overline{v_1}p + \overline{v_2}p$$

Эффективность минимизации:

$$K = \frac{3 \cdot 3 + 3 + 3}{2 \cdot 2 + 2 + 3} = \frac{15}{9} = 1,67$$

Минимизация функции P_1 :




Рисунок 3.9 — Карта Вейче для функции P_1

Минимизировав функцию, получим:

$$P_1 = v_1 \overline{v_2} \overline{p} + \overline{v_1} v_2 p$$

Эффективность минимизации:

$$K = \frac{2 \cdot 3 + 2 + 3}{2 \cdot 3 + 2 + 3} = \frac{11}{11} = 1$$

Минимизация функции P_2 :




Рисунок 3.10 — Карта Вейче для функции P_2

Минимизировав функцию, получим:

$$P_2 = v_2 \overline{p} + \overline{v_2} p$$

Эффективность минимизации:

$$K = \frac{4 \cdot 3 + 4 + 3}{2 \cdot 2 + 2 + 3} = \frac{19}{9} = 2,11$$

Функциональная схема преобразователя множителя представлена в ПРИЛОЖЕНИИ Ж.

4 СИНТЕЗ КОМБИНАЦИОННЫХ СХЕМ УСТРОЙСТВ НА ОСНОВЕ МУЛЬТИПЛЕКСОРОВ

Функции от пяти переменных (как в случае нашего ОЧС) целесообразно реализовывать на мультиплексорах с восемью информационными и тремя адресными входами. Для реализации трех выходов ОЧС (Π , S_1 , S_2) потребуется три таких мультиплексора.

Выберем в качестве адресных переменных a_1, a_2 и b_1 . Тогда число групп с одинаковыми значениями этих переменных будет равно восьми, а функции для информационных входов $D_0 \dots D_7$ будут зависеть от оставшихся переменных b_2 и p .

Таблица истинности для синтеза функций ОЧС на мультиплексорах приведена в таблице 4.1.

Таблица 4.1 — Таблица истинности для синтеза ОЧС на мультиплексорах

a_1	a_2	b_1	b_2	p	Π	Функция	S_1	Функция	S_2	Функция
0	0	0	0	0	0	0	1	$\bar{p}$	0	p
			0	1	0		0		1	
			1	0	x		x		x	
			1	1	x		x		x	
0	0	1	0	0	x	0	x	p	x	0
			0	1	x		x		x	
			1	0	0		0		0	
			1	1	0		1		0	
0	1	0	0	0	1	1	1	$\bar{p}$	1	$\bar{p}$
			0	1	1		0		0	
			1	0	x		x		x	
			1	1	x		x		x	
0	1	1	0	0	x	p	x	p	x	1
			0	1	x		x		x	
			1	0	0		0		1	
			1	1	1		1		1	
1	0	0	0	0	0	p	0	p	1	1
			0	1	1		1		1	
			1	0	x		x		x	
			1	1	x		x		x	

Продолжение таблицы 4.1

a_1	a_2	b_1	b_2	p	Π	Функция	S_1	Функция	S_2	Функция
1	0	1	0	0	x	0	x	$\bar{p}$	x	p
			0	1	x		x		x	
			1	0	0		1		0	
			1	1	0		0		1	
1	1	0	0	0	0	0	0	p	0	0
			0	1	0		1		0	
			1	0	x		x		x	
			1	1	x		x		x	
1	1	1	0	0	x	0	x	$\bar{p}$	x	$\bar{p}$
			0	1	x		x		x	
			1	0	0		1		1	
			1	1	0		0		0	

Использование мультиплексоров в качестве универсальных логических модулей позволяет существенно упростить аппаратную реализацию ОЧС. Высокая эффективность данного решения обусловлена тем, что функции на информационных входах сводятся к константам или подачи сигнала переноса, что исключает необходимость в дополнительных логических элементах.

Функциональная схема ОЧС на основе мультиплексоров представлена в ПРИЛОЖЕНИИ И.

5 ОЦЕНКА РЕЗУЛЬТАТОВ РАЗРАБОТКИ

Формула расчёта временных затрат на умножение для сумматора-умножителя первого типа:

$$T = n \cdot (T_{\text{ПМ}} + T_{\text{ФДК}} + m \cdot T_{\text{ОЧУ}} + m \cdot T_{\text{ОЧС}} + T_{\text{сдв}})$$

где $T_{\text{ПМ}}$ – время преобразования множителя;

$T_{\text{ФДК}}$ – время формирования дополнительного кода множимого;

$T_{\text{ОЧУ}}$ – время умножения на ОЧУ;

$T_{\text{ОЧС}}$ – время формирования единицы переноса в ОЧС;

$T_{\text{сдв}}$ – время сдвига в регистрах;

n – количество разрядов множителя;

m – количество разрядов множимого.

Минимизация функций позволила сильно удешевить схемы за счет уменьшения количества логических элементов.

ЗАКЛЮЧЕНИЕ

В процессе выполнения курсовой работы был спроектирован и синтезирован сумматор-умножитель двоично-четверичных чисел первого типа. Для достижения поставленной цели были выполнены следующие основные этапы:

- разработан алгоритм умножения в заданных кодах и на конкретном численном примере оценена погрешность вычислений, которая возникает на этапе перевода операндов из десятичной системы счисления в четверичную;
- разработана структурная схема сумматора-умножителя первого типа, включающая одноразрядные четверичные умножители (ОЧУ), одноразрядные четверичные сумматоры (ОЧС) и регистр-аккумулятор;
- выполнен логический синтез основных узлов устройства. Для этого были составлены таблицы истинности, проведены процедуры минимизации булевых функций с использованием карт Карно-Вейча и алгоритма Рота. Эффективность минимизации была оценена количественно для каждой функции;
- проведен синтез одноразрядного четверичного сумматора на базе мультиплексоров.

В ходе работы были закреплены теоретические знания по дисциплине «Арифметические и логические основы цифровых устройств» и получены практические навыки разработки и синтеза комбинационных схем.

Сложность минимизации функций многих переменных вручную подчеркнула важность и эффективность алгоритмических методов, таких как алгоритм Рота, который полностью формализует процесс и доступен для программной реализации.


В результате курсовой работы была создана вся необходимая документация, включая пояснительную записку и комплект функциональных схем.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- [1] Луцик, Ю. А. Учебное пособие по курсу «Арифметические и логические основы вычислительной техники» / Ю. А. Луцик, И. В. Лукьянова. – Минск : БГУИР, 2014. – 76 с.

ПРИЛОЖЕНИЕ А
(Обязательное)

Схема электрическая структурная




					ГЧИР.6-05-0611-05.114 Э1					
					Сумматор-умножитель первого типа алгоритма «В». Схема электрическая структурная	Лист.		Масса	Масштаб	
Изм.	Лист	№ докум.	Подпись	Дата			Т			
Разраб.		Ермаков								
Пров.		Луцки								
						Лист		Листов 1		
						ЭВМ, зр. 558301				

ПРИЛОЖЕНИЕ Б

(Обязательное)

Функциональная схема ОЧС




					ГЧИР.6-05-0611-05.114 32.1						
					Одноразрядный четверичный сумматор в базе НЕ-ИЛИ. Схема электрическая функциональная	Лит.		Масса		Масштаб	
Изм.	Лист	№ докум.	Подпись	Дата			Т				
Разраб.		Ермаков									
Пров.		Луцук									
						Лист		Листов 1			
						ЭВМ, зр. 558301					

ПРИЛОЖЕНИЕ В

(Обязательное)

Функциональная схема ОЧУ



					ГЧИР.6-05-0611-05.114 32.2			
					Одноразрядный четверичный умножитель в базисе ИЛИ, НЕ. Схема электрическая функциональная	Лист	Масса	Масштаб
						Т		
						Лист		Листов 1
						ЭВМ, зр. 558301		
Изм.	Лист	№ докум.	Подпись	Дата				
Разраб.		Ермаков						
Проб.		Луцук						

ПРИЛОЖЕНИЕ Г

(Справочное)

Поиск простых импликант $C_0 * C_0$

C0*C0	00000	01000	01001	01010	01011	01101	10000	10100	11000	11001	11010
00000											
01000	0y000										
01001		0100y									
01010		010y0									
01011			010y1	0101y							
01101			01y01								
10000	y0000										
10100							10y00				
11000		y1000					1y000				
11001			y1001						1100y		
11010				y1010					110y0		
11011					y1011					110y1	1101y
11100								1y100	11y00		
11101						y1101				11y01	
00110											
00111											
01110				01y10							
01111					01y11	011y1					
10110								101y0			
10111											
11110											11y10
11111											
A1	0x000 x0000	0100x 010x0 x1000	010x1 01x01 x1001	0101x x1010 01x10	x1011 01x11	x1101 011x1	10x00 1x000	1x100 101x0	1100x 110x0 11x00	110x1 11x01	1101x 11x10

[illegible]

ПРИЛОЖЕНИЕ Д
(Справочное)

Поиск простых импликант $C_1 * C_1$

C1*C1	0x000	x0000	0100x	010x0	x1000	010x1	01x01	x1001	0101x	x1010	01x10	x1011	01x11	x1101
0x000														
x0000	00000													
0100x	01000	0y000												
010x0	01000	0y000	01000											
x1000	01000	xy000	01000	01000										
010x1	0100y		01001	010xy	0100y									
01x01	0100y		01001	0100y	0100y	01001								
x1001	0100y		01001	0100y	x100y	01001	01001							
0101x	010y0		010yx	01010	010y0	01011	010y1	010y1						
x1010	010y0		010y0	01010	x10y0	0101y			01010					
01x10	010y0		010y0	01010	010y0	0101y			01010	01010				
x1011			010y1	0101y		01011	010y1	x10y1	01011	x101y	0101y			
01x11			010y1	0101y		01011	01xy1	010y1	01011	0101y	01x1y	01011		
x1101			01y01			01y01	01101	x1y01					011y1	
011x1			01y01			01yx1	01101	01y01	01y11		0111y	01y11	01111	01101
10x00	y0000	10000			1y000									
1x000	yx000	10000	y1000	y1000	11000			1100y		110y0				
1x100		10y00			11y00									1110y
101x0		10y00												
1100x	y1000	1y000	y100x	y1000	11000	y1001	y1001	11001		110y0		110y1		11y01
110x0	y1000	1y000	y1000	y10x0	11000			1100y	y1010	11010	y1010	1101y		
11x00	y1000	1y000	y1000	y1000	11000			1100y		110y0				1110y
110x1			y1001		1100y	y10x1	y1001	11001	y1011	1101y		11011	y1011	11y01
11x01			y1001		1100y	y1001	y1x01	11001				110y1		11101
1101x				y1010	110y0	y1011		110y1	y101x	11010	y1010	11011	y1011	
11x10				y1010	110y0				y1010	11010	y1x10	1101y		
11x11						y1011		110y1	y1011	1101y		11011	y1x11	111y1
1110x					11y00		y1101	11y01						11101
111x0					11y00					11y10	y1110			1110y
111x1							y1101	11y01				11y11	y1111	11101
0011x											0y110		0y111	
0x110				01y10					01y10	01y10	01110		0111y	
x0110											0y110			
0x111						01y11	011y1		01y11		0111y	01y11	01111	011y1
x0111													0y111	
0111x				01y10		01y11	011y1		01y1x	01y10	01110	01y11	01111	011y1
x1110				01y10					01y10	x1y10	01110		0111y	
x1111						01y11	011y1		01y11		0111y	x1y11	01111	x11y1
1011x														
1x110										11y10	y1110			
1x111												11y11	y1111	111y1
1111x										11y10	y1110	11y11	y1111	111y1
A2	xx000	xx000	010xx x100x	010xx x10x0	x100x x10x0	01xx1 x10x1	01xx1 x1x01	x10x1 x1x01	x101x 01x1x	x101x x1x10	01x1x x1x10	x1x11	x1x11	x11x1

[illegible]

[illegible]

ПРИЛОЖЕНИЕ Е

(Справочное)


Поиск простых импликант $C_2 * C_2$

C2*C2	xx000	010xx	x100x	x10x0	01xx1	x10x1	x1x01	x101x	01x1x	x1x10	x1x11	x11x1	1xx00
xx000													
010xx	01000												
x100x	x1000	0100x											
x10x0	x1000	010x0	x1000										
01xx1	0100y	010x1	01001	010xy									
x10x1	x100y	010x1	x1001	x10xy	010x1								
x1x01	x100y	01001	x1001	x100y	01x01	x1001							
x101x	x10y0	0101x	x10yx	x1010	01011	x1011	x10y1						
01x1x	010y0	0101x	010yx	01010	01x11	01011	01xy1	0101x					
x1x10	x10y0	01010	x10y0	x1010	01x1y	x101y		x1010	01x10				
x1x11		01011	x10y1	x101y	01x11	x1011	x1xy1	x1011	01x11	x1x1y			
x11x1		01yx1	x1y01		011x1	x1yx1	x1101	x1y11	01111	x111y	x1111		
1xx00	1x000	y1000	11000	11000		1100y	11x0y	110y0		11xy0		1110y	
1x1x0	1xy00		11y00	11yx0			1110y	11y10	y1110	11110	1111y	111xy	1x100
110xx	11000	y10xx	1100x	110x0	y10x1	110x1	11001	1101x	y101x	11010	11011	11yx1	11000
11x0x	11000	y100x	1100x	11000	y1x01	11001	11x01	110yx		11xy0	11xy1	11101	11x00
11xx0	11000	y10x0	11000	110x0		110xy	11x0y	11010	y1x10	11x10	11x1y	111xy	11x00
11xx1	1100y	y10x1	11001	110xy	y1xx1	110x1	11x01	11011	y1x11	11x1y	11x11	111x1	11x0y
11x1x	110y0	y101x	110yx	11010	y1x11	11011	11xy1	1101x	y1x1x	11x10	11x11	11111	11xy0
111xx	11y00		11y0x	11yx0	y11x1	11yx1	11101	11y1x	y111x	11110	11111	111x1	11100
0x11x		01y1x		01y10	01111	01y11	011y1	01y1x	0111x	01110	01111	01111	
x011x					0y111				0y11x	xy110	xy111	xy111	101y0
xx110		01y10		x1y10	0111y			x1y10	01110	x1110	x111y	x111y	1x1y0
xx111		01y11			01111	x1y11	x11y1	x1y11	01111	x111y	x1111	x1111	
x111x		01y1x		x1y10	01111	x1y11	x11y1	x1y1x	0111x	x1110	x1111	x1111	111y0
1x11x				11y10	y1111	11y11	111y1	11y1x	y111x	11110	11111	11111	1x1y0
A3		x10xx	x10xx	x10xx	x1xx1	x1xx1	x1xx1	x1x1x	x1x1x	x1x1x			

1x1x0	110xx	11x0x	11xx0	11xx1	11x1x	111xx	0x11x	x011x	xx110	xx111	x111x	1x11x
11yx0												
11100	1100x											
111x0	110x0	11x00										
111xy	110x1	11x01	11xxy									
11110	1101x	11xyx	11x10	11x11								
111x0	11yxx	1110x	111x0	111x1	1111x							
yx110			y1110	y1111	y111x	y111x						
10110			1y110	1y111	1y11x	1y11x	0011x					
1x110	11y10	111y0	11110	1111y	11110	11110	0x110	x0110				
1x11y	11y11	111y1	1111y	11111	11111	11111	0x111	x0111	xx11y			
11110	11y1x	111yx	11110	11111	1111x	1111x	0111x	xy11x	x1110	x1111		
1x110	11y1x	111yx	11110	11111	1111x	1111x	yx11x	1011x	1x110	1x111	1111x	
	11xxx	11xxx	11xxx				xx11x	xx11x	xx11x			

ПРИЛОЖЕНИЕ Ж
(Обязательное)


Функциональная схема ПМ



					ГЧИР.6-05-0611-05.114 Э2.3						
					Преобразователь множителя. Схема электрическая функциональная			Лит.		Масса	Масштаб
								Т			
								Лист		Листов 1	
								ЭВМ, зр. 558301			
Изм.	Лист	№ докум.	Подпись	Дата							
Разраб.		Ермаков									
Проб.		Луцук									

ПРИЛОЖЕНИЕ И
(Обязательное)

Функциональная схема ОЧС на мультиплексорах



					ГЧИР.6-05-0611-05.114 Э2.4						
					Одноразрядный четверичный сумматор на мультиплексорах. Схема электрическая функциональная	Лист.		Масса	Масштаб		
Изм.	Лист	№ докум.	Подпись	Дата			Т				
Разраб.		Ермаков									
Пров.		Луцки									
						Лист		Листов 1			
						ЭВМ, зр. 558301					

ПРИЛОЖЕНИЕ К
(Обязательное)

Ведомость документов

Обозначение		Наименование		Примечание	
		Графические документы			
ГУИР.6-05-0611-05.114 Э1		Сумматор-умножитель первого типа.		А3	
		Схема электрическая структурная			
ГУИР.6-05-0611-05.114 Э2.1		Одноразрядный четверичный сумматор в		А3	
		базисе НЕ-ИЛИ. Схема электрическая			
		функциональная			
ГУИР.6-05-0611-05.114 Э2.2		Одноразрядный четверичный		А3	
		умножитель в базисе ИЛИ, НЕ.			
		Схема электрическая функциональная			
ГУИР.6-05-0611-05.114 Э2.3		Преобразователь множителя.		А4	
		Схема электрическая функциональная			
ГУИР.6-05-0611-05.114 Э2.4		Одноразрядный четверичный сумматор на		А4	
		мультиплексорах. Схема электрическая			
		функциональная			
		Текстовые документы			
БГУИР.6-05-0611-05.114 ПЗ		Проектирование и логический синтез		45 с.	
		сумматора-умножителя двоично-			
		четверичных чисел. Пояснительная			
		записка			

					ГУИР.6-05-0611-05.114 Д1					
Изм.	Лист	№ докум.	Подпись	Дата	Ведомость документов					
Разраб.		Ермаков								
Пров.		Луцук								
					Лист		Лист		Листов	
					Т				1	
					ЭВМ, зр. 558301					