

## Karlsruher Institut für Technologie Institut für Technische Informatik (ITEC)

Rechnerorganisation im WS 2020/21

6. Übungsblatt

Abgabetermin: 11. Januar, 13:15 Uhr

Prof. Dr. Jörg Henkel Dr.-Ing. Lars Bauer Roman Lehmann, M. Sc. Haid-und-Neu-Str. 7, Geb. 07.21 (Technologiefabrik)

Email: roman.lehmann@kit.edu

Aufgabe 1 (4 Punkte)

Die Befehlsausführung in einem Prozessor ohne Pipeline erfolgt in fünf Phasen der Dauer  $50 \, ns, 60 \, ns, 60 \, ns, 60 \, ns$  und 50 ns

1 P.

1. Geben Sie die benötigte Zeit zur Ausführung von 1000 Befehlen an.

Zur Befehlsausführung soll eine Pipeline eingeführt werden. Die Pipeline-Register besitzen eine Verzögerungszeit von  $\tau_{reg} = 5 \ ns$ .

1 P.

2. Wie lange dauert die Ausführung eines Befehls?

1 P.

3. Wie lange dauert die Ausführung von 1000 Befehlen?

- 1 P.
- 4. Welche Beschleunigung (Speedup) wird durch die Pipeline-Verarbeitung erzielt?

<u>Aufgabe 2</u> (6 Punkte)

- Betrachten Sie einen Lade-Befehl, welcher auf der DLX-Pipeline ausgeführt wird.
   Geben Sie für jede Stufe der DLX-Pipeline an, was die jeweilige Stufe bei der Ausführung dieses Befehls macht.
- 2. Was verändert sich, wenn statt einem Lade-Befehl ein Speicher-Befehl vorliegt?

1 P.

5 P.

2

2 P.

Aufgabe 3 (15 Punkte)

Gegeben sei folgendes Programmstück:

```
S1: addi $s0, $zero, 100

S2: lui $t0, 0x2014

S3: ori $t0, $t0, 0x1234

S4: lw $s1, 4($t0)

S5: add $s1, $s1, $s0

S6: srl $s2, $s1, 2

S7: sw $s2, 4($t0)
```

- 1. Wie lautet die Adresse der Speicherstelle, welche durch das Programmstück gelesen und geschrieben wird?
- 2. Geben Sie den Wert der Speicherstelle aus Teilaufgabe 1 nach sequentieller Ausführung des Programmstücks an.

Die Speicherstelle sei vor Ausführung des Programms mit dem Wert 2014 initialisiert.

- 3. Bestimmen Sie alle echten Datenabhängigkeiten ( $\delta^t$ ) im Programmstück.

  Geben Sie zu jeder Datenabhängigkeit die beiden beteiligten Befehle und das ursächliche Register an.
- 4. Das Programmstück wird nun auf einer DLX-Pipeline ausgeführt, die weder Forwarding noch andere Hardware-Mechanismen zur Verhinderung von Datenkonflikten realisiert.

  Geben Sie nach jedem Taktschritt den Zustand der Pipeline (welcher Befehl ist in welcher Pipeline-Stufe?) und den Inhalt der Register \$50 und \$51 und \$10 an.

  Nehmen Sie an, dass die genannten Register mit 0 initialisiert sind und Schreibvorgänge in den Registersatz im jeweiligen Taktzyklus bereits abgeschlossen werden.
- 5. Das Programm soll auf einer DLX-Pipeline ausgeführt werden, für die keine Forwarding-Techniken implementiert sind. Fügen Sie dazu eine minimale Anzahl von Leerbefehlen (NOP-Instruktionen) ein, sodass keine der Datenabhängigkeiten zu Konflikten führt.

Verändern Sie die Reihenfolge der Befehle nicht.

6. Betrachten Sie nun eine DLX-Pipeline auf der Result Forwarding und Load Forwarding implementiert sind. Fügen Sie eine minimale Anzahl von Leerbefehlen (NOP-Instruktionen) ein, sodass keine der Datenabhängigkeiten zu Konflikten führt.

2 P.

- Verändern Sie die Reihenfolge der Befehle nicht.
- 7. Geben Sie die Anzahl der zur Ausführung notwendigen Taktzyklen für die sequentielle Ausführung und die (korrekte) Ausführung auf einer DLX-Pipeline ohne und mit Forwarding an.

3 P.

Nehmen Sie für die sequentielle Ausführung an, dass die Ausführung jedes Befehls fünf Taktzyklen benötigt.

Für die Ausführung auf einer DLX-Pipeline analysieren Sie die modifizierten Programmstücke, die Sie in den vorhergehenden Aufgabenteilen erstellt haben.

## Vorlesung Rechnerorganisation Wintersemester 2020/21

## - Übungsblatt 6 -

Tutoriumsnummer

Name, Vorname:	
,	
Matrikelnummer:	
Studiengang:	
0 0	
Nama das Tutors	