

Karlsruher Institut für Technologie Institut für Technische Informatik (ITEC)

Rechnerorganisation im WS 2020/21

Musterlösungen zum 2. Übungsblatt

Prof. Dr. Jörg Henkel Dr.-Ing. Lars Bauer Roman Lehmann, M. Sc. Haid-und-Neu-Str. 7, Geb. 07.21 (Technologiefabrik)

Email: roman.lehmann@kit.edu

1 P.

Lösung 1 (4 Punkte)

- 1. Die Anzahl der Transistoren pro (Prozessor-) Chip verdoppelt sich alle zwei Jahre. **Alternative Interpretationen** die sich aus dem Moore'schen Gesetz ergeben: Die Verarbeitungsleistung der Hochleistungsprozessoren verdoppelt sich alle 18 Monate. Oder: Für den gleichen Preis erreicht die Mikroelektronik die doppelte Leistung in jeweils weniger als zwei Jahren (oder die 100 fache Leistung in jeweils 10 Jahren).
- 2. Ein Mikroprozessor (μP) besteht aus einem Steuerwerk (Leitwerk), einem Rechenwerk (Operationswerk), einer Schnittstelle zum Systembus, einem Adreßwerk, einem On-Chip Cache-Speicher, einer Speicherverwaltungseinheit.
- 3. Bei einem Ein-Chip-Mikrocomputer sind vollständige Mikrocomputer mit Taktgenerator, Speicher, Schnittstellen, evtl. auch Zähler, A/D- bzw. D/A-Wandler usw. in einem einzigen Halbleiter-Baustein integriert.
- 4. Bei der Bezeichnung *n-Bit-*Prozessor gibt *n* die Breite des Datenbusses oder die Breite der allgemeinen Register an. Das ist die Breite der Information, die in einem Schritt von der ALU im Rechenwerk verarbeitet werden kann. Bei einem 64-Bit-Prozessoren können 64-Bit breite Daten in einem Schritt verarbeitet werden.

<u>Lösung 2</u> (4 Punkte)

- 1. Im Statusregister können je nach Architektur verschiedene Informationen ausgelesen 2 P. werden. Gebräuchliche Flags sind:
 - Carry Flag (Übertrag aus höchstwertigen Bits)
 - Zero Flag (Ergebnis war Null)
 - Overflow Flag (Überlauf bei Operation)
 - Sign Flag (Vorzeichen des Ergebnisses)
 - Even Flag (Ergebnis war gerade)
 - Parity Flag (Ergebnis hat gerade Anzahl an Einsen)

2 P.

2. Beim arithmetischen Rechtsschieben findet eine sogenannte Vorzeichenerweiterung statt, d.h. führende Leerstellen werden mit dem vormalig höchstwertigen Bit aufgefüllt.

Dadurch entspricht das arithmetische Rechtsschieben bei beliebigen Zahlen im Zweierkomplement einer Division durch die entsprechende Zweierpotenz der geschobenen Bits.

Beim logischen Rechtsschieben wird immer mit Nullen aufgefüllt. Es gibt hier bei negativen Zahlen also keine anschauliche arithmetische Interpretation.

Lösung 3 (4 Punkte)

Die Befehlssequenz bildet das Einerkomplement aus dem Inhalt an Speicherstelle 0x2014 und speichert es an Speicherstelle 0x2015. Danach wird das Zweierkomplement gebildet (+1) und an der Speicherstelle 0x2016 gespeichert.

Kodierte Befehlsfolge:

```
0x102014 (0001 0000 0010 0000 0001 0100)
0xF10000 (1111 0001 0000 0000 0000 0000)
0x202015 (0010 0000 0010 0000 0001 0101)
```

Lösung 4 (7 Punkte)

1. Die Lese-Phase (fetch phase) erledigt folgende Dinge:

2 P.

- i.) Das InstruktionsAdressRegister in das SpeicherAdressRegister laden und das Lese-Flag auf 1 setzen (R = 1).
- ii.) Das InstruktionsAdressRegister in das X Register der ALU laden; das Eins Register in das Y Register laden und beide Werte addieren.
- iii.) Anschließend das berechnete Ergebnis in das InstruktionsAdressRegister speichern.
- iv.) Zum Schluss das aktuelle Datum aus dem SpeicherDatenRegister in das InstruktionsRegister laden.

Damit wird der aktuelle Befehl aus dem Speicher geholt und in das InstruktionsRegister kopiert. Zusätzlich wird das InstruktionsAdressRegister um den Wert 1 erhöht, um im nächsten Zyklus den nachfolgenden Befehl aus dem Speicher laden zu können.

2. Kodiertes Mikroprogramm für die Lese-Phase $(fetch\ phase)$:

5 P.

1

0×00	2 1 0 8 8 0 1	$X = P_w = S = 1; R = 3$
0×01	1400802	Y = E = 1; R = 1
0x02	0001803	C_2 - $C_0 = 001$; $R = 1$
0x03	0 A 0 0 0 0 4	$Z = P_r = 1$
0×04	0090005	$I_r = D_w = 1$

$L\ddot{o}sung 5$ (6 Punkte)

Bei den Mikroprogrammen handelt es sich um folgende MIMA-Befehle:

1. EQL	2 P.
2. JMP	1 P.
3. LDV	1 P.
4. LDC	1 P.
5 STV	1 P

$\underline{\text{L\"{o}sung } 6} \tag{2 Punkte}$

	wahr	falsch
Alle Maschinenbefehle der MIMA-Architektur haben die Länge von einem Da-		
tenwort, sind also 24 Bit lang.		
Die Lese- und Dekodierphase des Befehlszyklus laufen unabhängig vom auszu-		
führenden Befehl immer identisch ab.		
Um -1 als Konstante in das Akku-Register zu laden, kann der LDC-Befehl (load		V
constant) der MIMA-Architektur verwendet werden.		
Die MIMA-Architektur kann 2 ²⁴ Speicherzellen adressieren, da das Speicher-		
AdressRegister (SAR) eine Breite von 24 Bit besitzt		