| - Moore's Law: Number of transistors doubles every 2 years |
|---|
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| - IC = Instruction Count |
| CPI = Cycles Per Instruction |
| - CPU_Zeit = IC * CPI * Taktdauer = (IC * CPI) / Taktfrequenz |
| - CPI = Anzahl Taktzyklen / IC |
| C. F. F. Lam Michael Free |
| |

CISC

| Complex Instruction Set Compute | r |
|---|--|
| - Komplexe Maschinenbefehle | |
| - Mikroprogrammierter Steuerwerk | |
| - Variables Befehlsformat und Befehlslänge | |
| | |
| | |
| Instruction Set Architecture | |
| - Ziel: Reduzierung von Instruction Count | |
| | |
| - Großer Befehlssatz + viele Adressierugnsart | ten und Datentypen |
| = sehr komplexes Steuerwerk | |
| - Schnellere Hauptspeicher + Cache-Speiche | er |
| - Unterschiedliche Komplexität der Befehle = | |
| - Schwieriger Compilerbau | Z.B. Systemprogramme in XPL auf IBM/360 (1964) Insg. 143 Assemblerbefehle 90 % aller ausgeführten Befehle: 10 verschiedene Befehle |
| - Nut wenige Befehle häufig benutzt | 95 % aller ausgeführten Befehle: 21 verschiedene Befehle 95 % aller ausgeführten Befehle: 30 verschiedene Befehle |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |


RISC

| Reduced Instruction Set Computer |
|---|
| - Viele Einfache Maschinenbefehle |
| - Befehle arbeiten auf Registeroperanden |
| - Lade- und Speicherbefehle greifen auf Speicher zu |
| - Effizientes Pipelining |
| - Einheitliches Zeitverhalten (außer Lade-, Speicher- und Verzweigungsbefehle) |
| |
| |
| Instruction Set Architecture |
| - Ziel: Reduzierung von Cycles Per Instruction |
| |
| - Oft benutzte Befehle so schnell wie möglich ausführen |
| (möglichst in einer Taktphase, keine Mikroprogrammierung) |
| - Operanden eher in Register gespeichert (schneller Zugriff -> schnelle Verarbeitung) |
| - Load/Store Architektur |
| - Optimierende Compiler (weniger Befehle -> reduzierte Laufzeit) |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |

CISC vs RISC

| | | | | CISC | | | RISC | |
|---------------------|-------------------------------|-------------------------------|----------------------------|--|----------|---|---|--|
| | | | | Komplexe Befehle, Ausführung in mehreren Taktzyklen | | | Einfache Befehle, Ausführung in einem Taktzyklus | |
| | | | Jeder Befeh zugreifen | Jeder Befehl kann auf den Speicher zugreifen | | | Nur Lade- und Speicherbefehle greifen auf den Speicher zu | |
| | | | Wenig Pipeli | ning (früher) | | Intensives Pi | pelining | |
| | | | | efehle werden von einem kroprogramm interpretiert | | Befehle werden durch festverdrahtete Hardware ausgeführt | | |
| | | | Befehlsform | at variabler Lä | nge | Alle Befehle r | mit fester Länge | |
| | | | Die Komplex Mikroprogra | | | Die Komplexi | tät liegt im Compiler | |
| | | | Einfacher Re | egistersatz | | Große / Mehr | Große / Mehrere Registersätze | |
| | | CISC | | | RISC | | | |
| | IBM | VAX | Xerox | IBM | Berkeley | Stanford | | |
| | 370/168 | 11/780 | Dorado | 801 | RISC I | MIPS | | |
| Fertigstellungsjahr | 1973 | 1978 | 1978 | 1980 | 1981 | 1983 | | |
| Instruktionen | 208 | 303 | 270 | 120 | 31 | 55 | | |
| Mikrocodegröße | 54k | 61k | 17k | 0 | 0 | 0 | | |
| Instruktionsgröße | 2-6 Bytes | 2-57 Bytes | 1-3 Bytes | 4 Bytes | 4 Bytes | 4 Bytes | | |
| Operationsmodell | Reg-Reg Reg-Mem Mem-Mem | Reg-Reg Reg-Mem Mem-Mem | Stack | Reg-Reg | Reg-Reg | Reg-Reg | | |
| | | | | | | | | |
| | | | | | | | | |
| | | | | | | | | |
| | | | | | | | | |
| | | | | | | | | |
| | | | | | | | | |





 $sizeof(char) \le sizeof(short int) \le sizeof(int) \le sizeof(long int) \le sizeof(long long int)$

| Operator Symbol | Operation | Beispiel |
|--------------------|-----------------|----------|
| ~ | Bitweise NOT | ~x |
| << | links Schieben | x << y |
| >> | rechts Schieben | x >> y |
| & | Bitweise AND | x & y |
| ۸ | Bitweise XOR | x ^ y |
| ı | Bitweise OR | x y |


- Compiler converts source (*.c) to object (*.o) files
- Linked converts object and all includes and creates an executable
- Bibliothek einbinden: #include <stdio.h>
- Modul einbinden: #include "modul.h"
- Globale Textersetzung: #define EYE COLOR blau
- Variable existiert extern: extern int i;
- Funktionen werden global definiert
- Call by Value: Kopie des Wertes übergeben
- Call by Reference: die Funktion erhält die Speicheradresse der Variablen

Speicherklassen

- auto = default
- register = Hinweis für Compiler, dass es im Register zu finden ist
- static = like global, but local to file; can store state between function calls
- extern = globale Variable in einem anderen Modul


| | Zeiger und Vektoren |
|--------|---|
| int *p | - p = int Pointer |
| | - *p = int (Derefenzierung) |
| | - &a = Adresse von a |
| | - (int*) 0x8010 = Type cast: hex int -> int pointer |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |

von Neumann



Steuerwerk (CU)

- Holt Befehle aus Speicher
- Dekodiert sie
- Steuert ihre Ausführung durch Signale
- CISC = Für jeden Befehl ein Mikroprogramm im Speicher
- RISC = festverdrahtetes Steuerwerk



Phasen der Befehlsausführung:

- Holphase: Nächsten Befehl in Befehlsregister laden
- Dekodierphase: Ermitteln der Startadresse des Mikroprograms
- Ausführungsphase: Befehl wird ausgeführt

Mikroprogrammsteuerwerk

- Mikroprogramm -> Mikrobefehl -> Mikrooperation (einzelne Bits)
- Mikrooperationen = Steuern welche hardware Komponente benötigt werden


| Folge- | Register | Rechent | werk | Systembus | Adrosework | externe |
|--|-----------|---------|-------|---------------|------------|------------------------------------|
| Adresse | riegistei | ALU | AC,HR | Schnittstelle | Adiessweik | externe Steuersignale |
| <u> </u> | | | Шшш | | | L I . I I I I I L L J I I I |

Bits des Steuerregisters:

- Interrupt Enable Bit = ob auf Interrupts reagiert wird
- User/System Bit = ob im Benutzer- oder im Systemmodus ausgeführt wird
- Trace Bit (Single Step Mode) = Debugging
- Decimal Bit = Dual oder BCD

Rechenwerk (ALU)

- Führt Rechneroperationen aus
- Schickt Signale zurück an das Steuerwerk



Register:


- Hilfsregister (HR) = Zwischenspeicher von Operanden
- Akkumulator = ALU Ergebnisse
- Statusregister = Statusinfo bzgl. der Berechnung

Statusregister Bits (Flags):


- CF (Carry Flag) = Übertrag aus dem höchstwertigsten Bit
- AF (Aux Carry) = Übertrag von Bit 3 un Bit 4 (BCD-Arithmetik)
- ZF (Zero Flag) = Ob das Ergebnis 0 ist
- SF (Sign Flag) = Ob das Ergebnis negativ ist
- Overflow Flag = Overflow im Zweierkomplement
- EV (Even Flag) = Ob das Ergebnis gerade ist
- PF (Parity Flag) = Uneven Parity des Ergebnisses

PSW (Prozessorstatusword) = Statusregister + Steuerregister

Registersatz



Systembusschnittstelle



Verbindungsnetzwerk (Bus)

- Verbindet die Komponenten für den Austausch von Daten
- Transportiert Adressen, Daten und Steuersignale

Hauptspeicher

- Jede Speicherzelle eindeutig durch ihre Adresse identifizierbar
- von Neumann: Speichert Daten und Programme
- Harvard: Programm- und Datenspeicher getrennt

Ein-/Ausgabesystem

- Eingabe von Daten und Programm / Ausgabe der verarbeiteten Daten

Weitere Komponente:


- MMU (Memory Management Unit)
- FPU (Gleitkommaverarbeitung)
- Cache-Speicher



- Mikroprogrammierte Minimalmaschine


Fetch-Phase:





- Lesen und schreiben dauert je 3 Takte (deswegen 3 Takte zwischen SAR und SDR)

Architektur der MIMA



| $c_2c_1c_0$ | ALU Operation |
|-------------|---|
| 0 0 0 | tue nichts (d.h. Z -> Z) |
| 0 0 1 | X + Y -> Z |
| 0 1 0 | rotiere X nach rechts -> Z |
| 0 1 1 | X AND Y -> Z |
| 100 | X OR Y -> Z |
| 101 | X OR Y -> Z X XOR Y -> Z |
| 1 1 0 | Eins-Komplement von X -> Z falls X = Y, -1 -> Z, sonst 0 -> Z |
| 1 1 1 | falls $X = Y$, -1 -> Z, sonst 0 -> Z |

| OpCode | Mnemo | onik | Beschreibung |
|--------|-------|------|--------------|
| 0 | LDC | С | c -> Akku |

| U | LDC | С | C -> AKKU |
|----|-----|---|------------------------------------|
| 1 | LDV | а | <a> -> Akku |
| 2 | STV | а | Akku -> <a> |
| 3 | ADD | а | Akku + <a> -> Akku |
| 4 | AND | а | Akku AND <a> -> Akku |
| 5 | OR | а | Akku OR <a> -> Akku |
| 6 | XOR | а | Akku XOR <a> -> Akku |
| 7 | EQL | а | falls Akku = <a>:-1 -> Akku |
| | | | sonst: 0 -> Akku |
| 8 | JMP | а | a -> IAR |
| 9 | JMN | а | falls Akku < 0 : a -> IAR |
| F0 | HAL | Т | stoppt die MIMA |

NOT bilde Eins-Komplement von Akku -> Akku RAR rotiere Akku eins nach rechts -> Akku

Register

Akku: Akkumulator
X: 1. ALU Operand
Y: 2. ALU Operand
Z: ALU Ergebnis
Eins: Konstante 1
IAR: Instruktionsadreßregister

IR: Instruktionsadreßregister
IR: Instruktionsregister
SAR: Speicheradreßregister
SDR: Speicherdatenregister

Steuersignale vom SW

für den internen DatenbusA.: Akku liest

a...: Akku schreibt x: X-Register liest y: Y-Register liest z: Z-Register schreibt

IAR schreibt

E: Eins-Register schreibt

I_: IR liest
I_: IR schreibt
D_: SDR liest
D_: SDR schreibt
S: SAR liest

für die ALU
 c₂-c₀: Operation auswählen
 für den Speicher

R: Leseanforderung w: Schreibanforderung

Meldesignale zum SW

T: Takteingang

N: Vorzeichen des Akku

B₂₃-B₁₆: OpCode-Feld im IR

Befehlsformate

| Op Code Adresse oder Konstante | | | | | | | |
|--------------------------------|----|---|---|---|---|--|--|
| OpCode 0 | | | | | | | |
| F | | 0 | 0 | 0 | 0 | | |
| 23 20 | 16 | | | | 0 | | |

1. Takt: IAR \rightarrow SAR; IAR \rightarrow X;

R = 1

2. Takt: Eins \rightarrow Y; R = 1

3. Takt: ALU auf addieren;

R = 1

4. Takt: Z → IAR


5. Takt: SDR → IR

Befehlssatzarchitektur

- Beschreibt die Attribute und das funktionale Verhalten eines Prozessors
- Spezifikation:

Befehlssatz, Befehlsformat, Datentypen und Datenformate, Adressierungsarten, Register-/Speichermodelle, Unterbrechungssystem

Architekturklassen (Ausführungsmodelle):



Register-Register-Modell (add R1, R2, R3):

Vorteil:

- Einfaches und festes Befehlsformat
- Einfaches Code-Generierungsmodell
- Etwa gleiche Ausführungszeit der Befehle

Nachteil:

- Höhere Anzahl von Befehlen im Vergleich zu Architekturen mit Speicherreferenzen
- Mehr Instruktionen und geringere Befehlsdichte führen zu längeren Programmen

Beispiele

■ ARM, MIPS, PowerPC, SPARC, ...

Register-Speicher-Modell (add R1, Adresse | add Adresse,R1):

Vorteile:

- Auf die Daten kann ohne vorherige Lade-Operation zugegriffen werden
- Kodierung im Befehlsformat führt zu höherer Code-Dichte

Nachteile:


- Operanden k\u00f6nnen nicht gleich behandelt werden, wenn eine \u00dcberdeckung vorliegt
- Anzahl der Taktzyklen pro Instruktion variiert in Abhängigkeit der Adressrechnung

Beispiele:

■ (IBM 360/370, Intel 80x86, Motorola 68000, TI TMS320C54x)

Akkumulator-Modell (add Adresse | add R1): - Ein spezielles Akkumulator-Register wird als Quelle und Ziel verwendet Keller-Modell (add): - Operanden befinden sich auf dem Stack Speicher-Speicher-Modell (add Addr1, Addr2, Addr2): - Operanden und Ergebnis befinden sich im Speicher Beispiel (C=A+B, D=C-B): Register-Register-Register Akkumulator Keller Speicher push B load Reg1,A load Reg1,A load A oadd Reg1,B store C,Reg1 load Reg1,C push A load Reg2,B add B add add Reg3,Reg1,Reg2 store C pop C store C,Reg3 load C push B load Reg1,C sub B sub Reg1,B load Reg2,B store D push C store D,Reg1 sub Reg3, Reg1, Reg2 sub pop D store D,Reg3


Datentypen und Datenformate



Speicheradressierung

- Byte-adressierbar: direkter Zugriff auf Byte, Halbwort oder Wort. Adressen beziehen sich auf Bytegrenzen

Adressierungsarten



Pipelining

Aufbau des DLX- (MIPS-) Prozessors

Typ R: Register-Register-Befehle (z.B. add, sub, ...)

| Γ | opcode | rs | rt | rd | shamt | funct |
|---|--------|-------|-------|-------|-------|-------|
| | 31-26 | 25-21 | 20-16 | 15-11 | 10-6 | 5–0 |


■ Typ I: Immediate-Register Befehle (z.B. addi, lw, beq, …)

| opcode | rs | rt | immediate |
|--------|-------|-------|-----------|
| 31-26 | 25-21 | 20-16 | 15–0 |

■ Typ J: Jump (z.B. j, jal, …)

| opcode | target |
|--------|--------|
| 31-26 | 25–0 |

DLX-Pipeline:




- IF = Hollt das n\u00e4chste Befehl aus dem Speicher
- ID+RF = Opcode -> CPU Signale,
 Operanden aus Speicher gehollt
 2. Takthälfte
- EX/MEM = Operation ausgeführt (Lade-/Speicher- Adresse berechnet)
- MEM = Zugriff auf Speicher
- WB = Ergebnis in Registerfile1. Takthälfte
- Die Blöcke speichern das Ergebnis jeder Stufe (geholltes/dekodiertes Befehl
- Ergebnisse werden taktsynchron weitergegeben


Leistungsbetrachtung:

- n = Anzahl Befehle, k = Ausführungsstufen
- Sequentiell: n * k Taktzyklen
- Pipeline: n + (k-1) Taktzyklen
- Speedup: S = Sequentiell / Pipeline
- Pipelineregister zwischen Stufen => Verzögerung:


Länge des Taktzyklus: $t = \max\{t_1, t_2, ..., t_k\} + t_{reg}$



Speicher



Prinzipieller Aufbau:



256x256 = Eigentliche Speicher Matrix


Organisation = addressierbare Zeilen und deren Größe

Speicher Aufgaben

Adressen im Speicherraum:

| | Anfang | | _ |
|---|--------|--------|--------------------------------------|
| _ | \$0000 | | für den RAM-Bereich (32 Kbyte) |
| | \$8000 | | für den EPROM-Bereich (4 Kbyte) |
| _ | \$9000 | \$90FF | für den (I/O)1-Bereich 1 (256 Byte), |
| | \$9100 | \$9107 | für den (I/O)2-Bereich 2 (8 Byte). |


Adressunterteilung:



Speicherorganisation:

- 1. 256x8-Organisation: $2\overline{5}6$ Speicherstellen mit 8-Bit Wörter \Rightarrow 256 Speicherstellen müssen adressiert werden. Dazu sind 8 Adressleitungen erforderlich.
- **2.** Es sind <mark>8 RAM-Bausteine</mark> der Organisation 4kx4 notwendig, um einen Speicher mit einer Kapazität von 16k Wörter und einer Wortbreite von 8 Bit zu realisieren.
- 3. ROM-Baustein der Speicherkapazität von 8192 Bits und 7 Adressleitungen
- ⇒ Es können 128 Speicherstellen adressiert werden
- \Rightarrow 128x64-Organisation

Cache-Speicher




Aktualisierungsstrategien:

| Cache-Zugriff | Write-Through | Write-Back | - Hit-Rate = Treffer / Zugriffe |
|---------------|--|---|--|
| Read-Hit | Cache-Datum → CPU | Cache-Datum → CPU | |
| Read-Miss | Ggf. muss im Cache eine Zeile verdrängt werden: einfach invalidieren; HS-Datenblock & Tag → Cache; HS-Datum → CPU; 1 → V | Ggf. muss eine Cache-Zeile verdrängt werden. Falls Dirty: Cache-Zeile → HS; HS-Datenblock & Tag → Cache; HS-Datum → CPU; 1 → V, 0 → D | - Zugriffszeit = (Hit-Rate * Hit-Zeit) + (1 - Hit-Zeit) * Miss-Zeit) |
| Write-Hit | CPU-Datum → Cache & HS | CPU-Datum → Cache 1 → D | |
| Write-Miss | Ggf. muss eine Cache-Zeile verdrangt werden. Falls Dirty: Cache-Zeile -> HS; HS-Datenblock & Tag -> Cache: | | - Hit-Zeit = Zugriff auf Cache - Miss-Ziet = Zugriff auf Speich |


Cache-Organisationsformen:

 Direct-Mapped Cache: Block im Cache -> eindeutiger & fester Platz im Cache: Cache-Zeile = Blockadresse % Anzahl Cache-Zeilen 13

- Voll-Assoziativer Cache: Ein Block kann an beliebiger Stelle abgeleget werden:



N-weg Satzassoziativer Cache: mehrere Zeilen -> ein Satz (Wege innerhalb Sätze):



Suche

Cache Aufgaben

Einfacher Beispiel

Aufgabe

Gegeben seien ein direkt-abgebildeter Cache (direct-mapped), ein 2-fach satzassoziativer Cache (2-way- set-associativ) und ein vollassoziativer Cache (fully-associativ). Die drei Cachespeicher haben jeweils eine Speicherkapazität von 64 Byte und werden in Blöcken von je 8 Byte geladen. Die Hauptspeicher- adresse umfasst 32 Bits. Falls notwendig, wird die Least Resently Used -Ersetzungsstrategie

| änge des Tag-Feldes und Anzahl der Vergleicher: | | | | | | | | |
|---|----------------------|------------------------|--|--|--|--|--|--|
| Cache | Länge des Tag-Feldes | Anzahl der Vergleicher | | | | | | |
| AV | 29 | 8 | | | | | | |
| DM | 26 | 1 | | | | | | |
| A2 | 27 | 2 | | | | | | |

"-" für Cache-Miss und "ד für Cache-Hit:

| Adresse: | \$12 | \$8A | \$9A | \$6C | \$34 | \$54 | \$68 | \$FE | \$17 |
|----------|------|------|------|------|------|------|------|------|------|
| AV | _ | _ | _ | _ | _ | _ | × | _ | × |
| DM | _ | _ | _ | _ | _ | _ | × | _ | _ |
| A2 | _ | | _ | _ | _ | _ | × | _ | _ |

 Adressen in binary konvertieren, Cache aufmalen, tag/index/usw.

Noch ein Beispiel: Tut08, Klausur/SS14

Cache + Speicherverbrauch:

Gegeben seien ein direkt-abgebildeter Cache (direct mapped, Abkürzung: DM), ein 4-fach satzassoziativer Cache (4-way-set-associativ, Abkürzung: A4) und ein vollassoziativer Cache (fully-associativ, Abkürzung: AV). Die drei Cache-Speicher haben jeweils eine Speicherkapazität von 128 Byte und werden in Blöcken von je 16 Byte geladen. Die Hauptspeicheradresse umfasst 32 Bits. Falls notwendig, wird die Least Resently Used- Ersetzungsstrategie verwendet.

Welche Bits der 32-Bit-Adresse bilden Offset, Tag und Index? Skizzieren Sie hierzu die Unterteilung der Hauptspeicheradresse für die drei Cache-Speicher.

| | | | ~ | |
|----|----|-----|----------|---------|
| | 31 | | Zeilenin | dex 3 0 |
| A4 | | Tag | | Offset |
| | | | Satz | index |
| 3 | 81 | | | 3 0 |
| AV | | Tag | | Offset |

| Cache | Benötigter Speicherplatz |
|---------------|--|
| | (44 - 4) 4 - 74 |
| DM | $(32\text{-}7\text{+}2)\cdot 8 \; 	ext{Bits} = 27 \; 	ext{Byte}$ |
| A 4 | (20 5 + 0) 0 D:+- 20 D+- |
| A4 | $\mid (32\text{-}5+2) \cdot 8 \; 	ext{Bits} = 29 \; 	ext{Byte}$ |
| | (22 t 2) 2 D1 |
| \mathbf{AV} | $(32-4+2) \cdot 8 \text{ Bits} = 30 \text{ Byte}$ |

Der Zustand eines Cacheblocks wird durch zwei Statusbits (Valid-Bit und Dirty-Bit) gekennzeichnet. Wieviel Speicherplatz wird insgesamt für die Realisierung des Tag-Speichers der einzelnen Cache-Speicher benötigt?


| | Adresse: | \$2D | \$38 | \$9E | \$D4 | \$19 | \$29 | \$3E | \$9D | \$CA |
|---|----------|------|------|------|------|------|------|------|------|------|
| ł | DM | _ | - | - | - | - | × | × | - | _ |
| | A4 | - | - | - | - | - | × | × | × | - |
| | AV | _ | - | _ | - | - | × | × | × | - |

Noch ein Beispiel: Tut09, Aufgabe 2.1


Weitere Beispiele: Tut10, Alle Aufgaben

Speicherverwaltung

Segmentierungsverfahren:



Seitenwechselverfahren:



Informationen im Segment-Deskriptor:

- Informationen darüber, ob das Segment gültig ist und wieviele Seiten es umfasst.
- Welche Seitentabellen im Hauptspeicher präsent sind.
- Zeiger auf eine Seitentabelle, welche die Deskriptoren aller zu diesem Segment gehörenden Seiten und die Rahmennummer der Seiten enthält.

Vorteile bzw. Nachteile einer zweistufigen Adressumsetzung:

Vorteil: Bei einer reinen Seitenverwaltung hat man eine einzige, sehr große Seitentabelle, die im Hauptspeicher entsprechend viel Platz beansprucht. Im Gegensatz dazu gibt es bei einer zwei- stufigen Adressumsetzung viele, jedoch kleinere Seitentabellen, von denen nur die aktuelle im Hauptspeicher (neben der Segmenttabelle) gehalten werden muss. Die anderen Seitentabellen können in einem Hintergrundspeicher stehen und müssen dann bei Bedarf geladen werden.

Nachteil: Zweistufige Adressbildung.

Virt. Speicher Aufgaben

Seiten und Segmente:

Die Speicherverwaltung in einem Rechnersystem geschieht zweistufig über eine Segmenttabelle und eine Seitentabelle. Die Unterteilung der virtuellen und der physikalischen Adresse ist unten dargestellt.

Anzahl der Seiten pro Segment:

0...1023

 $2^{10} = 1024$ Seiten

Hinweis: Zur Lösung dieser Aufgabe verwenden Sie bitte gängige Werte Größe einer Seite in Byte:

für m , x und r aus der Literatur.

Größe des maximal verfügbaren virtuellen Adressraums in Byte:

2¹² Byte = 4 Kbyte

Segment-Nr. Seiten-Nr. Byte-Nr. MMU Byte-Nr.

 2^{32} Byte = 4 GByte $0...(2^{32}-1)$

Anzahl der Segmente im virtuellen Adressraum:

 $2^{10} = 1024$ Segmente

reale Adresse

m=10 Bit; x=10 Bit; r=12 Bit

=> Adresse = 32 Bit

Memory Tabellen und Adressen:

Gegeben sei eine Speicherverwaltungseinheit (MMU). Der virtuelle Unterteilung der virtuellen Adresse: Speicher ist in 8 Seiten mit je 1 KByte unterteilt. Der physikalische Speicher hat eine Kapazität von 4 KByte. Der aktuelle Ausschnitt der Seiten- tabelle ist in Tabelle 1 angegeben.

Virtuelle Seitennummer | Physikalische Seiten

| nummer | |
|--------|---|
| | |
| | |
| | Н |
| | |
| | L |
| | |
| | |

0 Virtuelle Seitennummer Bytenummer

| Virtuelle Adresse | Physikalische Adresse | | | |
|-------------------|-----------------------|-----------|--|--|
| 2100 | 1076 | (0x434) | | |
| 4095 | 4095 | (OxFFF) | | |
| 5620 | 500 | (0x1F4) | | |
| 6200 | 2104 | (0x838) | | |
| 1023 | page fau | <u>lt</u> | | |

Seitengröße: 1 KByte virtuelle Seiten: 8

physikalische Spreicherkapazität: 4 KByte

For 2100:

bin = 10 11111111111

vPage = 2 (first 2 bits) => pPage = 1

Byte = 52 (last 10 bits)

pAdress = 1 * 1024 + 52

Eine Beschleunigung der Adressumsetzung durch den TLB wird beim zweiten Zugriff auf eine Seite und solange die entsprechenden Einträge aus dem Seitentabellen-Verzeichnis und der Seitentabelle aus dem TLB nicht verdrängt wurden.

Weiteres Beispiel: Tut11, Aufgabe 3