
${\bf Vorlesung\ Rechnerorganisation\ Wintersemester\ 2020/21}$

- Übungsblatt 4 -

Tutoriumsnummer



Name, Vorname: Slavov, Velislav

Matrikelnummer: 2385786

Matrikelnummer: 2385786

Studiengang: Informatik BsC

Name des Tutors: Jonas Heinle

A1 1. Zeilen = 32 => es gibt 32/8 = 4 Sätze

Taggröße = 20 Bit

Adressgröße = 32 Bit

Da vir 45 ätze haben => nir branchen 2 Bits.

Block auswahl = 32-20-z=10 B;t => jedes Block ist 2º Byte groß = 8.2^{10} Bit

Cache größe = 32 (20 + 8.2¹⁰) Bit = 4(20+8.2¹⁰) Byte = 80 +32768 = 32848 Byte

2. Satzindex = 3 Bit => es gibt 8 Sätze Adressgröße = 32 Bit Kapaz;tät = 256 Byte

Satzgröße = 256/8 = 32 Byte

Größe einer Cachezeile = 32/Assoziativität Byte

3. Kapazität = 512 KByte

Blockgröße = 64 Byte => offset = 6 Bit

Tagbreite = 26 Bit

Adressbreite = 32 Bit

Satzausnahl = 32-26-6=0 => wir haben ein Vollassoziativer Cache.

4.

1.

DM: Sätze = 4 => Satzausnahl = 2 Bit

Adresse: Tag 0

A2: Sätze = 4/2 = 2 = 2 Satzausnahl = 1 Bit

Adresse: Tag 1

AV: Sätze = 0 => Satzausnahl = OBit

Prdresse: Tag

2.	Adresse	AV	A2	DM	Adresse (Gin)
	0x25	-	_	1	0010 0101
	0x3A	_		_	0011 1010
	0x12	_		_	0001 0010
	0x74	-	_	_	0111 0100
	0x36	X	_	_	0011 0110
	0x08	_	-	_	0000 1000
	0x09	X	X	X	0000 1001
	0x16	Χ	_	Χ	0001 0110
	0x28	_	X	X	0010 1000
	0x52	_	_		0101 0010
	0x22	X	X	×	0010 0010
	0x11	X	X		0001 0001

	DM		A2	AV
3	840	1 5	912	72
2	0	L	X30	1
1	010	0 5	0	\$ 5
0	0		1	20

AU		wahr	falsch]
<u> '' (</u>	Bei einem direktabgebildeten Cache ist es nicht notwendig, eine		Y	1
	Block-Ersetzungsstrategie festzulegen.			
	Die Verwendung des Rückschreibverfahrens (write back policy) ver-			1
	hindert das Auftreten von Konsistenzproblemen bei Mehrprozes-	×		
	sorsystemen.			
	Bei einem satzassoziativen Cache können mehrere Cachezeilen gül-			
	tig sein und denselben Tag, aber dennoch unterschiedliche Daten			
	enthalten. Bei einem vollassoziativen Cache kann das nicht passie-		X	
	ren.			
	Je höher die Assoziativität eines Cache, desto weniger Komparato-			1
	ren werden zu seiner Realisierung benötigt. Allerdings steigt damit		X	
	auch die Auftrittswahrscheinlichkeit für Conflict Misses.		`	

A3 Blockgröße = 16 Byte

1. Es werden 333 Lade - und 333 Speicher befehle also insgesamt 666

Ein Wort = 32 Bit = 4 Byte => jeder Speicherblock enthällt 4 Worte

Es treten nur Compulsory Misses (beim Laden) => 333/4 \$ 84 Cache Misses

D.h. Estreten 666-84=582 Cache Hits auf

2. Hit-Rate = $\frac{582}{666}$ = 0,87

thit = 2 Taxtzyklen tmiss = 12 Taxtzyklen

 $t_{avgriff} = 0,87.2 + 0,13.12 = 1,74+1,56 = 3,30$ = 4 taxtzyklen

3. Es müssen 333 Worte geladen werden Bei einer Blockgröße von 4 Worte sind 333/4 = 84 Cachezeilen gebraucht