

Karlsruher Institut für Technologie Institut für Technische Informatik (ITEC)

Rechnerorganisation im WS 2020/21


Musterlösungen zum 8. Übungsblatt

Prof. Dr. Jörg Henkel Dr.-Ing. Lars Bauer Roman Lehmann, M. Sc. Haid-und-Neu-Str. 7, Geb. 07.21 (Technologiefabrik)

Email: roman.lehmann@kit.edu

Lösung 1 (7 Punkte)

- 1. Es liegt an der steigenden Diskrepanz zwischen der Verarbeitungsgeschwindigkeit eines Prozessors und der Zugriffsgeschwindigkeit des DRAM-Speichers. Zudem ist ein technologischer einheitlicher Speicher mit kurzer Zugriffszeit und großer Kapazität allerdings i. A. aus Kostengründen nicht realisierbar.
- 2. Speicherhierarchie:




3. Virtueller Speicher und Cache-Speicher

2

Lösung 2 (11 Punkte)


1. i.) Look-through Cache:

Cache als Pufferspeicher zwischen Mikroprozessor und Hauptspeicher, wobei Prozessor, Cache und Hauptspeicher in Reihe geschalten sind. Zugriffsanforderungen der Prozessoren werden von den Caches abgefangen und von der jeweiligen Cache-Steuereinheit nur dann an den Hauptspeicher weitergegeben, wenn diese nicht vom Cache beantwortet werden können.




ii.) Look-aside Cache:

Cache als Pufferspeicher zwischen Mikroprozessor und Hauptspeicher. Cache und Hauptspeicher werden parallel am Speicherbus betrieben. Zugriffsanforderungen des Prozessors gehen zeitgleich an Cache und Hauptspeicher. Zugriff auf Hauptspeicher wird bei einem Cache-Hit gestoppt.



iii.) Backside Cache:

Der Prozessor hat neben dem normalen Prozessor-/Speicherbus-Anschluss einen weiteren Anschluss direkt für den Cache.



2. Es gilt zwei Bedingungen zu erfüllen. Erstens: Der zugehörige Hauptspeicherinhalt der Speicheradresse liegt als Kopie im Cache. Zweitens: Dieser Cache-Eintrag ist mit dem Valid-Bit als gültig markiert. Von einem Cache-Hit spricht man, wenn beide Bedingungen erfüllt sind. Ist eine Bedingung nicht erfüllt, ist von einem Cache-Miss die Rede.

 $\underline{\text{L\"{o}sung 3}} \tag{8 Punkte}$

| Adresse (hex) | 85 | EC | 24 | E9 | 3A | E8 | 4A | 6A | A 6 |
|-------------------|------|------|------|------|------|------|------|------|------------|
| ${ m read/write}$ | r | r | w | w | w | w | r | r | r |
| Index | 0 | 6 | 2 | 6 | 3 | 6 | 4 | 6 | 2 |
| Tag | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 |
| Hit/Miss | Miss | Miss | Miss | Hit | Miss | Hit | Miss | Miss | Miss |
| write back? | nein | ja | ja |