

## Karlsruher Institut für Technologie Institut für Technische Informatik (ITEC)

Rechnerorganisation im WS 2020/21

# Musterlösungen zum 09. Übungsblatt

Prof. Dr. Jörg Henkel Dr.-Ing. Lars Bauer Roman Lehmann, M. Sc. Haid-und-Neu-Str. 7, Geb. 07.21 (Technologiefabrik)

Email: roman.lehmann@kit.edu

(8 Punkte) Lösung 1

1. Die Größe des Caches kann berechnet werden.

2 P.

2 P.

#### Datenblock:

Anzahl an Sätzen:  $\frac{\text{Zeilen}}{\text{Assoziativität}} = \frac{32}{8} = 4$ 

 $\Rightarrow$  Satzindex:  $4 = 2^2$ , somit 2 Bit für den Satzindex

 $\Rightarrow$  Offset: 32 Bit - 20 Bit - 2 Bit = 10 Bit

Größe einer Cache-Zeile:  $2^{10}$  Byte = 1024 Byte

Bei 32 Cache-Zeilen belegen die im Cache gespeicherten Daten dann 32 KByte (K = $2^{10} = 1024$ ).

#### Gesamter Cache:

Um die Größe des gesamten Caches zu berechnen müssen pro Cache-Zeile noch die Breite des Tags und die Anzahl der Statusbits dazu gezählt werden.

Das sind: 32 \* (20Bit + 2Bit) = 32 \* 22Bit = 704Bit = 88Byte

Gesamtgröße: 32KByte + 88Byte = 32856Byte

2. Die Größe eines Cache-Blocks kann auf Basis der angegebenen Daten nicht berechnet 2 P. werden.

3. Die Assoziativität des Caches kann berechnet werden.

Offset bei einer Blockgröße von 64 Byte:  $64 = 2^6$ , somit 6 Bit

Die Bits des Satzindex ergeben sich zu: 32 Bit - 26 Bit - 6 Bit = 0 Bit

Es gibt somit nur einen Satz und es handelt sich somit um einen vollassoziativen Cache.

Die Assoziativität entspricht damit der Anzahl an Cachezeilen. Da es  $\frac{512\,KByte}{64\,Byte}=8K$  $(K = 2^{10} = 1024)$  Cachezeilen gibt, ist die Assoziativität also 8192.

4. Bei einem Cache Hit kann bei einem Cache mit Rückschreibeverfahren niemals ein Schreibzugriff ausgelöst werden, da nur Cache Misses zu einem Schreibzugriff führen können (falls das Dirty-Bit der verdrängten Cachezeile gesetzt ist).

2 P.

Daher liegt die obere Schranke für die Anzahl der tatsächlich durchgeführten schreibenden Speicherzugriffe bei 2.

Eine untere Schranke größer Null kann nicht angegeben werden.

Lösung 2 (12 Punkte)

• Unterteilungen

3 P.

- AV: 28 Bit Tag, 4 Bit Offset
- A2: 27 Bit Tag, 1 Bit Satzindex (SI), 4 Bit Offset
- DM: 26 Bit Tag, 2 Bit Zeilenindex (ZI), 4 Bit Offset

### • Siehe Tabelle:

9 P.

Adresse	AV	A2	DM	SI	ZI
0x25	-	-	_	0	2
0x3A	-	-	-	1	3
0x12	-	-	_	1	1
0x74	-	-	-	1	3
0x36	X	_	_	1	3
0x08	-	-	_	0	0
0x09	X	X	X	0	0
0x16	X	-	X	1	1
0x28	-	X	X	0	2
0x52	-	-	_	1	1
0x22	X	X	X	0	2
0x11	X	X	_	1	1

Lösung 3

(6 Punkte)

1. Es werden je 333 Lade- und Speicherbefehle ausgeführt, d.h. insgesamt 666 Befehle, die potentiell auf den Speicher zugreifen.

Bei der Breite einer Cachezeile von 16 Byte erzeugt das Programmstück  $\lceil \frac{334}{4} \rceil = 84$  Compulsory Misses beim Zugriff auf das (im Speicher an einem Vielfachen von 16 ausgerichteten) Array. Es liegen somit 666 - 84 = 582 Cache Hits vor.

2. Die Hit-Rate beträgt  $\frac{582}{666}=87,387\%.$ 

2 P.

Die mittlere Zugriffszeit beträgt  $0,87387 \cdot 2 + (1-0,87387) \cdot 10 = 3,009$  Taktzyklen.

3. Zwei Cachezeilen genügen.

2 P.

Eine Zeile genügt nicht, da sonst alle vier Arrayelemente zusätzlich zu dem einen Compulsory Miss zwei Capacity Misses auftreten.

 $\underline{\text{L\"{o}sung 4}} \tag{2 Punkte}$ 

	wahr	falsch
Bei einem direktabgebildeten Cache ist es nicht notwendig, eine	×	
Block-Ersetzungsstrategie festzulegen.		
Die Verwendung des Rückschreibverfahrens (write back policy) ver-		
hindert das Auftreten von Konsistenzproblemen bei Mehrprozes-		$\mid \times \mid$
sorsystemen.		
Bei einem satzassoziativen Cache können mehrere Cachezeilen gül-		
tig sein und denselben Tag, aber dennoch unterschiedliche Daten	X	
enthalten. Bei einem vollassoziativen Cache kann das nicht passie-		
ren.		
Je höher die Assoziativität eines Cache, desto weniger Komparato-		
ren werden zu seiner Realisierung benötigt. Allerdings steigt damit		$\times$
auch die Auftrittswahrscheinlichkeit für Conflict Misses.		