
${\bf Vorlesung\ Rechnerorganisation\ Wintersemester\ 2020/21}$

- Übungsblatt 2 -

Tutoriumsnummer



Name.	Vorname:	Slavov	, Velislav	
,		,		


Matrikelnummer: 2385786

Studiengang: <u>Informatik</u> BsC

Name des Tutors: Jonas Heinle

/27 Punkte

Architektur der MIMA



$C_2C_1C_0$	ALU Operation
	tue nichts (d.h. Z -> Z)
0 0 1	X + Y -> Z
0 1 0	rotiere X nach rechts -> Z
0 1 1	rotiere X nach rechts -> Z X AND Y -> Z
100	X OR Y -> Z X XOR Y -> Z
1 0 1	X XOR Y -> Z
1 1 0	Eins-Komplement von $X \rightarrow Z$ falls $X = Y, -1 \rightarrow Z$, sonst $0 \rightarrow Z$
1 1 1	falls $X = Y$, -1 -> Z, sonst $0 \rightarrow Z$

				T:
OpCode	Mnemo	onik	Beschreibung	N:
0	LDC	С	c -> Akku	B ₂₃ -B ₁₆ :
1	LDV	а	<a> -> Akku	23 16
2	STV	а	Akku -> <a>	
3	ADD	а	Akku + <a> -> Akku	
4	AND	а	Akku AND <a> -> Akku	Befeh
5	OR	а	Akku OR <a> -> Akku	On
6	XOR	а	Akku XOR <a> -> Akku	Op Code A
7	EQL	а	falls Akku = <a>:-1 -> Akku	23 20 OpCod
			sonst: 0 -> Akku	
8	JMP	а	a -> IAR	F
9	JMN	а	falls Akku < 0 : a -> IAR	23 20
F0	HALT		stoppt die MIMA	
F1	NOT		bilde Eins-Komplement von Akku -> Akku	
	ı		· ·	

Register

Akku: Akkumulator
X: 1. ALU Operand
Y: 2. ALU Operand
Z: ALU Ergebnis
Eins: Konstante 1

IAR: InstruktionsadreßregisterIR: InstruktionsregisterSAR: SpeicheradreßregisterSDR: Speicherdatenregister

Steuersignale vom SW

- für den internen Datenbus

A_r: Akku liest
A_w: Akku schreibt
x: X-Register liest
y: Y-Register liest

z: Z-Register schreibtE: Eins-Register schreibt

E: Eins-Register:

P_w: IAR schreibt

ı ู้: IR schreibt

D_r: SDR liest

D_w: SDR schreibts: SAR liest

- für die ALU

c₂-c₀: Operation auswählen

- für den Speicher


R: Leseanforderungw: Schreibanforderung

Meldesignale zum SW

T: Takteingang

N: Vorzeichen des Akku B₂₃-B₁₆: OpCode-Feld im IR

Befehlsformate



F2 RAR rotiere Akku eins nach rechts -> Akku

- 1. Dass ClUs ungefähr jede 2 Jahren doppel so mächtig werden. (doppelt soviele Instructionen wie vorher gleichzeitig ausführen Können)
- 2. Registersatz, Steverwerk, Rechemmerk, Adresswerk, Verbindungsnetzwerk (interner Datenbus)
- 3. Einer integrierter Schaltkreis voraus die CPU, Speicher und ID alle verfügbar sind.
- 4. Die Wortgröße ist 64 bit. D.h. Daten und Befehle sind 64 bit groß.

- 1. Den Statusregister

 ZF = Nullbit : ob das Ergebnis Null ist

 SF = Vorzeichenbit : ob das Ergebnis positiv oder negativ ist

 EF = Even Flag : ob das Ergebnis gerade oder ungerade ist
- 2. Beim logischen Rechtsschieben sind die neue Bits auf O gesetz, beim arithmetischen auf das Vorzeichen (MSB).
- Arithmetisches Rechtsschieben = division durch z"

A3) Sie berechnet den Zweierkomplement $NOT = F1 O_{x}0000$ = 11110001 0000 0000 0000 0000STV Dx 2015 = 2 0x2015 = 0010 0000 0010 0000 0001 0101Takt 1: Read bit wird gesetzt (CRU in lese Modus). Die Adresse der nächsten Instruktion wird gleichzeitig zum auslesen vorbereitet und an der ALU übergeben. Taxt 2: Der Wert 1 wird ebenso an der ALU übergeben Taxt 3: Die AlU wird auf "addieren" umgestellt und das Ergebnis wird im z-Register gespeichert Tout 4: Die inkrementierte Adresse von Taut 3 wird nach den IAR transportiert Taxt 5: Die Instruktion auf der Adresse von Taxt 1 wird aus dem Hauptspeicher in dem Instruktionsregister gespeichert

 $\underbrace{\text{Ar} \, | \, A_{\text{W}} \, | \, X \, | \, Y \, | \, Z \, | \, E \, | \, P_{\text{F}} \, | \, P_{\text{W}} \, | \, I_{\text{F}} \, | \, I_{\text{W}} \, | \, D_{\text{F}} \, | \, D_{\text{W}} \, | \, S \, | \, C_{2} \, | \, C_{1} \, | \, C_{0} \, | \, R \, | \, W \, | \, 0 \, 0 \, | \, \text{Folgeadresse F} }_{27}$ Takt 1: 0010 0001 0000 1000 1000 0000 0001 Tax+2: 0001 0100 0000 0000 1000 0000 0010 Tax+3: 0000 0000 0000 0001 1000 0000 0011 Tax+ 4: 0000 1010 0000 0006 0000 0000 0100 Taxt 5: 0000 0000 1001 0000 0000 0000 0101 A5) 1. EQL a 2. JMPa 3. LDVa 4. LRa 5. STV a 1. F 3. F 4. F