流水线 ADC 数字后台校准科研进展汇报

研究方案、阶段成果与后续安排

汇报人：孙陆扬 | 指导教师：许灏

2026 年 10 月 7 日 · 修订版

这份汇报主要说明什么

本课题最初希望建立一种解析方法，用来预测流水线模数转换器（ADC）经过数字校准后的频谱性能。经过理论推导和行为仿真，我逐渐发现：如果不知道放大器的实际传输特性，也不清楚芯片内部能够提供哪些数字信息，就很难给出有电路依据的预测结果。

目前准备把研究重点调整为：**在残差放大器非线性对在线算法未知的情况下，分析数字后台校准能够修正哪些误差，并研究算法及其数字实现的改进方法。** 性能分析仍保留，但需要明确其输入资料、适用条件和验证方式。

已经完成的主要工作，是建立 Python 行为级平台、分析若干指定模型中的校准现象，并实现浮点、定点和 RTL 数字基线。目前尚未取得本课题的晶体管级 ADC 仿真数据或芯片实测数据，也尚未提出经过完整验证的新校准算法。

建议的阅读顺序

内容	页码
课题背景与数字校准的基本思路	2-3
目前准备开展的研究方案	4-6
原开题版本的工作及其与当前工作的区别	7-8
当前版本已经完成的工作	9-12
尚未完成的工作及其与已有成果的关系	13-14
当前困难、近期计划与资料来源	15-17

> 本文将“旧方案开展过的工作”“当前已有成果”和“后续研究设想”分别说明。最新已归档技术结果截至 2026 年 10 月 5 日；研究方案仍需要与导师讨论确认。

1 研究背景：为什么流水线 ADC 需要校准

1.1 ADC 怎样把电压转换成数字码

ADC 的作用是把连续变化的输入电压转换成数字码。流水线 ADC 将这个过程分成若干级：前一级先作粗略判决，再把尚未分辨清楚的部分交给后一级。因此，后一级处理的不是原始输入，而是前一级留下的**残差电压**。

具体来说，每一级子 ADC 先判断输入属于哪个电压区间；电容数模转换器（CDAC）再产生对应的电平，与该级输入相减。相减后的电压经过残差放大器放大，送到下一级。数字端根据各级判决结果进行重构，形成最终输出码。

高速电路中的残差放大器需要在很短的时间内完成放大。开环结构可以减轻闭环反馈带来的建立要求，但其实际增益可能偏离设计值，且增益会随输入电压变化。这些误差经过后级量化，会影响最终码和输出频谱。[1]

1.2 本课题参考的电路架构

主要参考 Gu 等人的 12 位、3 GS/s 流水线 ADC。前两级采用闪速子 ADC（flash ADC）和乘法数模转换器（MDAC，包含残差产生与放大），标称级间增益约为 4；后端采用 8 位、四通道时间交织逐次逼近 ADC（TI-SAR）。

第一级放大后有两条用途不同的路径：主路输出送往第二级 CDAC，辅助判决路输出送往第二级 flash。两路会影响不同的电路操作，因此需要分别考察它们的增益、非线性和时刻。[1，Figs. 13-14]




图 1 研究对象的功能关系示意。图中省略部分电路和时钟细节，只用于说明信号怎样进入后级和数字校准。

2 数字后台校准：怎样修正放大器误差

2.1 先区分模拟电路与数字校正

模拟放大器决定“输入残差电压经过放大后变成多少电压”；数字校正器则决定“根据已经得到的数字码，怎样计算更合适的输出”。它们是两个不同的对象。

Gu 的方法采用分段线性数字校正，简称 PWL。可以把它理解为：将内部数字码的幅值范围分成几段，每段使用一个斜率系数，并调整段与段之间的连接，使校正函数连续。这里的分段描述数字运算，并不意味着模拟放大器本身也是几段直线。

2.2 系数怎样在后台更新

如果提前知道放大器的实际传输曲线，可以离线计算校正系数。但是，实际后台校准通常不能直接读取内部模拟电压，也不知道完整的放大器曲线，只能利用电路提供的数字信息。

Gu 的方法在残差信号中注入一个已知扰动，即 **dither**。数字端保留它的标记，利用扰动与校正输出之间的相关性来更新系数。已知扰动的数字副本在校正后扣除。这里的 dither 是有意注入的校准信号，不是采样时钟抖动。

系数更新采用最小均方（LMS）类方法，并结合幅值门限决定哪些分段参与更新，称为门控 LMS。若某一段长期没有满足门控条件的样本，该段系数就不会更新；即使其他段已经改善，也不能说全部系数都已学好。

2.3 怎样评价校准是否有效

不能只看系数是否接近某个数值，还要看最终输出码和频谱。本文主要使用下列指标，并在比较时统一输入、记录长度、输出位置和整数舍入规则。[3]

指标	直观含义
SNDR，信号与噪声及失真比	基波功率与其余噪声、失真总功率之比，反映整体转换质量。
SFDR，无杂散动态范围	基波功率与最大单根杂散谱线功率之比，反映最强杂散有多大；本项目以 dBc 表示。
训练样本数与硬件开销	分别考察获得改善需要多少数据，以及实现校准需要多少运算和电路资源。

3 目前的研究方案：方向、目标与范围

3.1 当前拟开展的方向

拟将研究方向表述为：**面向未知残差放大器非线性的流水线 ADC 数字后台校准方法研究。** 这是一项暂定的方向表述，正式题目和工作规模希望在本次汇报后与导师确认。[2]

这里的“未知”有明确含义：运行中的校准算法不知道放大器的真实曲线，只使用硬件能够提供的数字信号。研究者可以在离线仿真中设置或提取电路曲线，用来检验算法，但不能把这些资料直接交给在线更新程序。

3.2 希望回答的三个问题

第一，现有数字信息是否足够？ 要弄清两级判决码、后端码和 dither 标记能够区分哪些模拟误差。若不同电路情况产生相同数字记录，就需要说明还缺少什么激励或观测，而不是强行给出唯一的预测值。

第二，Gu 校准为什么改善或停滞？ 要把输入分布、各段有效更新次数、步长、更新时序和有限字长，与最终输出性能联系起来。目标是找到可重复的限制因素，而不是仅展示某一条曲线上的高 SFDR。

第三，能否作出有依据的改进？ 在相同可见信号和可比较的资源条件下，尝试改善校准效果、训练速度或硬件开销。改进可能涉及激励、门控、参数更新或数字表示，具体形式要由前两项研究决定。

3.3 准备把课题范围控制在哪里

首先围绕 Gu 的 PWL 门控 LMS 建立一个清楚的比较基线，优先研究残差放大器误差及其数字校准。输入缓冲器、采样时钟抖动、通道失配等因素按实际需要逐项加入，避免一开始就试图解释整个高速 ADC 的全部非理想因素。

电路参考对象可以是原论文资料，也可以是参数可核查的组内或自建电路。若采用后者，结论应针对该参考电路，不以复现原芯片作为验收目标。

> 当前希望形成的是“问题分析 → 基线验证 → 针对性改进 → 电路及数字实现检验”的研究过程。新算法是否有效、性能分析是否具有工程收益，都需要后续证据支持。

4 研究内容与技术路线

4.1 阶段一：建立并扩展实验平台

首先把 ADC 从输入到输出的信号链写清楚，能够逐级查看残差电压、判决码和校准状态。现有 Python 平台已经提供了这部分基础，后续准备加入有电路依据的主辅路径、建立过程和必要的噪声条件。

这个阶段的主要产出是一个可重复使用的测试平台。它不仅给出最终指标，还能说明码错误发生在哪一级、由哪种条件触发。用于调试算法的数据和用于最终检验的数据需要分开。

4.2 阶段二：研究数字信息与校准效果的关系

在平台基础上，研究数字端能够区分哪些电路情况、给定校正函数能表示哪些补偿关系，以及系数更新怎样影响最终码。对于不能确定的结果，给出原因；对于有足够电路约束的情况，再计算性能或性能范围。

这一阶段的理论不再默认放大器曲线已知，也不默认它与数字 PWL 使用相同分段。已有静态传输和频谱计算可以保留为特例，用来检验分析过程。

4.3 阶段三：深入分析并实现 Gu 基线

核对 Gu 更新公式、输入编码和系数生效顺序，再用相同数据比较浮点、定点和寄存器传输级（RTL）实现。重点观察分段激励不足、训练波动和舍入对最终性能的影响。

若取得目标工艺库和约束，进一步评价面积、时序及功耗。已有通用逻辑单元数量只说明某种数字实现的结构开销，不能直接代替工艺面积或工作频率。

4.4 阶段四：提出并检验一个具体改进

根据前两阶段对信息与校正能力的分析，以及第三阶段发现的基线问题，选择一个值得改进的因素。先提出可以被实验否定的判断，再实现并比较候选方法。

例如，若问题主要来自某些分段缺少有效样本，可以研究激励或门控；若来自训练波动，可以研究更新方式；若来自数字表示，则比较校正函数和资源开销。




图 2 四阶段的依赖关系。当前已有部分前期成果，但第四阶段尚未开展。

5 准备怎样验证，以及预期形成什么成果

5.1 同时看码、训练过程和最终频谱

准备同时记录三类结果：一是逐级判决和最终输出码，二是各段系数及有效更新次数随训练的变化，三是指定输入记录的 SNDR 和 SFDR。这样可以区分“系数发生了变化”与“最终性能得到了改善”。

模型和算法参数确定后，使用未参与选择参数的测试条件进行检验。这些条件可以包括新的输入幅度、输入分布、模拟传输曲线，以及在电路资料允许时加入的工艺、电源电压和温度（PVT）条件。

5.2 保持比较条件一致

至少比较无相应数字校准、Gu 基线和改进方法三种状态。它们应使用相同的输入、dither 记录、最终码规则及频谱计算方式，并分别报告多条训练序列的结果。

如果改进方法增加了模拟激励、数字观测或运算资源，需要把增加的代价一起计入。旧方案中使用理想参考码的算法可以作为离线诊断，但不能直接与仅使用内部数字信号的后台算法作公平比较。

5.3 拟形成的成果

一套可核查的基线。 包括参数来源、行为模型、Gu 校准实现、测试协议及主要实验记录。能够明确说明哪些参数来自电路，哪些是研究假设。

对一个限制因素的分析。 希望说明它在什么条件下出现，怎样影响学习和最终输出，以及是否能通过增加观测、改变数字表示或修改更新方式解决。

一个经过比较的改进方案。 若方案有效，报告收益和代价；若没有稳定收益，则报告失败原因和适用条件。条件具备时，补充晶体管级对照和工艺综合结果。

5.4 可能的研究贡献及目前的判断

潜在贡献可以来自更清楚的校准能力分析、对基线限制的解释，或一种有验证依据的算法 / 实现改进。但这些都是待检验目标。现有平台、公式整理和仿真一致性，不足以单独证明已经形成新方法或可发表贡献。

与最初方案相比，当前不把“通用于多类算法的完整 SFDR 解析预测器”作为必须先完成的目标。希望先形成一个范围可控、能与电路资料连接的具体研究结果。

6 原开题版本：当时已经开展过哪些工作

6.1 旧方案的目标与材料位置

原项目名称为“基于 Π矩阵代数分解的流水线 ADC 非线性校准 SFDR 预测与晶体管级验证”。其主要目标，是把校准参数误差转换为输出谐波，进而评价不同算法和数字校正形式。[4]

旧方案的理论与开题材料保存在桌面的“曦源_active”；其中引用的 MATLAB 仿真、Python 分析和结果文件保存在“论文复现_active/成果/sanity_check_v2”。本节依据其中的理论、脚本和已归档结果整理。[5-6]

6.2 已形成理论稿和相应计算程序

旧版本已经整理了核心理论、实证说明和导读文档。主要思路是将参数误差造成的数字校正误差，用一组 Chebyshev 基函数展开，即表示为若干基本函数的组合，再根据流水线内部轨迹计算它们产生哪些 Fourier 谐波。

“Π矩阵”是该方案采用的数学记号，用于表示这一映射关系。与之配套的 Python 程序计算数字校正函数的灵敏度、模式与谐波之间的映射，以及参数波动对谱线功率的影响。还对直采 ADC 的特定正弦情形核对了部分代数关系。

6.3 已建立 MATLAB 行为级模型

旧脚本包含前两级 flash、CDAC、残差放大器、四路 TI-SAR 后端及 PWL 校准。实现了随机输入训练、正弦输入评价，并能输出系数变化、分段访问次数、校准前后频谱及相关指标。

当时采用了双曲正切（tanh）函数和代码中名为“Cadence-like”的参数化放大器模型，用于人为设定增益压缩等非线性形状。“Cadence-like”这个名称不表示数据来自 Cadence，也不是晶体管级仿真结果。

6.4 已开展多类算法和参数化形式对照

比较过 PWL、查找表、多项式和样条等数字表示，也开展了 dither 相关更新、sign-sign LMS、full-LMS 和 Split-ADC 路径的初步实验。部分 full-LMS 和 sign-sign 实验使用理想参考码；Split-ADC 则额外使用两路 ADC 输出。它们的信息条件与现有 Gu 后台基线不同，结果不能直接合并。[6]

7 旧方案的结果、限制，以及与当前工作的关系

7.1 旧方案得到了什么结果

旧工作既得到过较接近的频谱对照，也记录了预测偏差和训练问题。比较这些结果时，需要区分“用仿真结果解释频谱”与“在未知结果前独立预测”。

在旧 F.6 实验中，对 20 条随机训练序列汇总选定整数次谐波的功率，仿真与框架给出的比值分别为 70.20 和 70.41 dB，相差约 0.21 dB。这个结果只考察选定谐波，且分析使用了行为仿真提取的资料；它不能解释为全频带 SFDR 的独立预测精度。[6]

旧 G.8 v5 则尝试在四组非理想条件、两种门控方式下预测校准结果。修订残差输入坐标后，两种门控方式各自的平均绝对 SFDR 差仍约为 4.10 dB。后续 v6 归因实验没有完整解释这个差异。[6]

此外，旧 full-LMS 对照中的部分参数方差预测值约为多序列仿真值的 32-127 倍；这里的方差衡量重复训练中系数波动的大小。部分实验长期没有充分训练高幅值分段。这些现象说明：当时的算法统计近似及其适用条件还需要检验，不能将旧框架整体视为已经完成的通用预测方法。

7.2 两套工作应当分别报告

旧方案主要讨论“参数误差怎样映射到谐波”，使用早期 MATLAB 模型、Π矩阵及算法统计近似程序。当前方案则先研究数字信息能区分哪些误差，再讨论校准对最终码的影响；D:/ADC 中的逐级平台、定点和 RTL 按新的参数来源与测试规则组织。

旧结果保留为历史探索，当前结果依据本版本的实验记录报告。两者不能混在一起计算进度或证明同一个结论。

7.3 可以继承什么，不能直接继承什么

可以继承文献阅读、频谱分析思路和实验中发现的问题，例如高段样本不足、有限训练不等于稳态，以及预测依赖放大器模型等。

但旧系数、旧指标和旧理论结论，不能未经检查就作为当前平台的结果。当前代码并未把旧材料整体移植后继续运行，实验编号和验收记录也分别保存。

> 两套工作在研究问题和经验上有关联，但模型、代码和结果是分开的。旧方案已经做过的探索应当保留；它们既不等于当前工作从零开始，也不能替代当前方案所需的验证。

8 当前已完成：平台与指定模型下的分析

8.1 建立可以逐级追踪的 Python 平台

目前的 Python 平台按照两级流水级和后端 SAR 建立信号链。比较器阈值偏移、CDAC 电平失配、线性增益误差和人为非线性可以分别启用。这样做的目的是把不同误差的作用位置分清，而不是把所有失真都归入放大器。

平台可以查看每级输入、残差、判决、校准状态和最终码。若放大后电压超出后级能够处理的量程，即发生过载，平台会单独记录；最终数字输出到达上限，并不能掩盖前面发生的过载问题。

在理想静态条件下，已检查全部 4096 个 12 位码中心，零错码、零缺码。近满量程正弦的理想 SNDR 为 73.9871 dB，用于检查量化和指标实现，不代表实际模拟电路性能。

8.2 统一结果怎样计算

已统一静态码密度、相干单音快速傅里叶变换（FFT）及最终码规则。“相干”要求记录包含整数个输入周期，以减少频谱泄漏。比较时明确输入幅度、记录长度、基波位置、积分带宽，以及怎样舍入和处理超出数字范围的结果。

这使校准前后的变化可以在同一规则下评价。还修订了静态线性度的用语：微分非线性（DNL）和积分非线性（INL）需要明确对应的传输条件；非单调情况下，累计码密度偏差不直接称为转换电平 INL。[3]

8.3 独立计算给定模型的码边界与频谱

在静态传输已给定的条件下，已实现从后级阈值反算输入端边界的计算。也就是说，直接求出哪些输入范围对应同一个输出码，而不必先生成大量斜坡样本。再将正弦输入的相位与这些输入范围对应，计算输出谱线。

静态传输实验的 262144 次留出比较，以及单音实验的 18 条记录，理论产生的码均与逐样本平台一致。这说明两个计算方法在相同假设下相符；它没有证明这些假设就是原芯片的真实情况。[3，EXP-015/016]

此外，已对一阶有限建立和独立辅助判决路做过特定模型验证。但真实放大器是否保留前一转换的状态、是否每相位复位，仍需实际瞬态波形判断。[3，EXP-017/019]

9 当前已完成：未知非线性条件下能确定什么

9.1 用具体例子说明有限观测的限制

如果训练记录完全相同，能否认为放大器情况相同、测试性能也相同？目前已经构造一个反例，说明答案取决于已有信息是否足够。

EXP-020 中，两条人为设置的第二级放大器传输在 16384 个训练样本上产生完全相同的数字记录。但换成一条未用于训练的 8192 点正弦后，有 2 个最终码不同，SFDR 也不同。

该例未启用数字 PWL 校正，用于检查已有信息是否足够。这两条曲线都严格单调，只在训练没有访问的一个小区间内有所区别。它说明未被训练访问的电路变化可能在后续输入中影响判决，并不说明所有后台校准都会失败，或真实芯片必然存在该扰动。

9.2 资料不足时，尝试计算允许的结果范围

另一项已完成的工作，是把电压的不确定范围逐级传播。例如，若送入某个比较器的电压可能落在阈值两侧，就保留两种可能判决；后续数字校准也分别考虑这些判决及系数状态。

这样可得到每次转换的最终码上下界，再据此计算固定记录的 SNDR 或 SFDR 界限。这里的范围表示“在所声明条件下允许出现什么结果”，不表示统计置信区间或芯片失效概率。

9.3 最近把数据入口与在线状态接通

已建立三条模拟路径扫描的资料接入流程，检查节点、单位、PVT 条件、历史和独立测试点。随后采用有理数运算，按原始小数或分数精确保存电压和阈值，再接入整数校准状态传播，减少阈值附近的数值舍入歧义。

EXP-037 的两条人工电路轨迹共 256 组观测、最终码及八个状态均被计算范围包含。这个结果说明接入与传播程序在人工例子中能够工作。[3，EXP-036/037]

> 目前的输入扫描仍是人工数据，最终码区间宽 23-101 码，尚不足以证明实际高性能。下一步既要取得真实电路依据，也要检查所得范围是否足够窄；仅把程序接通并不等于已经完成电路预测。

10 当前已完成：Gu 基线的性能与训练分析

10.1 在统一输出规则下比较校准前后

EXP-023 使用固定的在线配置，从单位系数开始训练。算法只接收候选接口提供的数字字段，不读取平台中预设的模拟曲线。每条曲线训练 131072 次，再用独立输入评价最终整数码。

下表正弦记录为 8192 点，采样率 3 GS/s，输入频率约 91.919 MHz。测试为静态、无噪声模型，辅助路取主路的仿射副本。三条模拟曲线均为人工设置，并非电路提取结果。[3，EXP-023]

测试曲线	SNDR：名义重构 → Gu（dB）	SFDR：名义重构 → Gu（dBc）
模拟 PWL 测试对照	46.27 → 48.97	53.61 → 55.79
平滑三次曲线 A	50.70 → 63.11	58.28 → 78.85
平滑三次曲线 B	52.98 → 69.83	60.54 → 93.92

这说明当前基线可以在部分测试曲线上改善输出，但改善量依赖具体条件。三条曲线各自重新训练，不是把同一套系数直接迁移到另一种电路。

10.2 训练结果会受哪些因素影响

辅助判决路会改变学习过程。 将其换成独立线性路径后，即使主模拟路径保持相同，判决和有效更新样本也会改变。一个配对例子中，曲线 B 的训练后 SFDR 从 93.92 变为 87.92 dBc。[EXP-024]

更新时序和随机训练序列会影响结果。 已比较逐转换更新、每 30 点取末尾样本，以及 30 点块平均更新。它们是三个明确的研究候选；论文只写“抽取 30”，不足以确定实际使用哪种计算。[EXP-025]

长时间训练也不等于已经达到稳态。 续跑至 524288 次仍出现明显波动，部分配对终点反而退化。默认激励下，两级第四段一直没有触发更新，因此该段尚未受到训练检验。[EXP-027]

这些结果帮助找到了后续应检查的因素，但尚不能判断哪一个是原芯片的主要瓶颈。

11 当前已完成：定点和 RTL 数字实现

11.1 从浮点计算推进到有限字长

浮点程序便于分析算法，但硬件只能保存有限位数。因此，已实现 11 位 Q1.10 校准系数，其中 10 位表示小数；数字校正数据保留 3 位小数，并分别检查系数量化、乘法和输出舍入的影响。

在线更新需要积累很小的增量，不能只使用系数输出接口的精度。现有 RTL 候选为每个累加器保留 22 位小数，总位宽为 23 位。两级各有四个状态，共 184 位。

浮点与定点在部分人工条件下的平均频谱接近，但最终码流并非逐点相同。因此又建立逐码、逐状态的比较，避免只用相近的 SNDR 判断硬件正确。

11.2 明确一次转换与一次更新的顺序

候选实现规定：当前转换先使用旧系数产生输出及门控，再在时钟上升沿更新两级状态，新系数从下一转换生效。还规定舍入、饱和及无效输入停更行为。饱和是把超出合法数字范围的值限制到边界，需要与模拟过载分开。

8263 条连续数字压力记录中，RTL 的最终码、两级门控及八个更新后状态与 Python 定点参考逐次一致。该检查支持数字实现正确执行了所声明规则，不代表已核实原芯片的内部时序。[3，EXP-032/035]

11.3 在保持数字行为的条件下减少实现开销

对固定 dither 幅度与步长的整数更新式进行了精确化简，并推导所需位宽。在相同通用逻辑映射流程下，在线链单元数量由 200629 降为 21121，减少约 89.47%。



图 3 同一 Yosys 0.69 流程及综合边界下的通用逻辑单元数量。

算法及更新规则保持相同，因此这属于数字实现改进。它不表示校准性能更好，也不能直接换算为芯片面积、频率或功耗。真实四路抽取聚合及目标工艺评估仍未完成。[3，EXP-035]

12 尚未完成：电路依据与理论分析

12.1 从人工模型走向有依据的参考电路

已经有的基础： 当前平台可以逐级处理模拟传输、阈值、CDAC 电平和数字码；扫描资料也已经可以接入分析程序。

还没有完成的工作： 取得实际主路、辅助判决路和第二级主路的传输及波形，说明节点、差分单位、负载、采样时刻及 PVT。还需记录正常转换前的电路参数调整，即前景修调条件，并用独立测试点检查模型，而不仅是一条用于拟合的曲线。

与已有成果的关系： 现有程序解决了“怎样处理给定资料”，真实电路数据解决“给定资料是否代表研究对象”。没有后者，已有计算仍只适用于人工模型。

12.2 识别真实的动态建立过程

已经有的基础： 已推导并验证一阶跨样本状态模型及独立辅助路的若干例子。

还没有完成的工作： 判断真实电路是保留前一转换的状态、每个相位重新复位，还是存在压摆受限、多极点等行为。需要在当前目标相同、前序状态不同的条件下观察放大波形。

与已有成果的关系： 已有周期输入下的状态解只能回答“假设这个状态方程成立会怎样”。瞬态电路结果才可能判断应该采用哪一种状态方程；公开带宽和建立终点不足以作出这一判断。

12.3 完成未知非线性条件下的理论连接

已经有的基础： 有限训练观测反例、码误差限制的条件性分析，以及模拟区间到在线码和频谱界限的部分连接。

还没有完成的工作： 为实际允许的传输和观测建立可信约束；分析长期更新、输入条件变化与系数波动；检验得到的码区间和性能界限是否具有实际用途。频谱数值计算的完整向外舍入认证也尚未完成。

与已有成果的关系： 现有结果提供了方法和反例，但一般未知动态电路的性能分析仍未完成。即使公式成立，过宽的范围也可能无法支持设计判断，因此还要考察信息需求和计算收益。

12 尚未完成：基线验证与新算法研究（续）

12.4 核对真实数字接口和四路更新

已经有的基础： 已声明两级判决码、后端码及两级 dither 标记组成的候选输入，并实现逐转换定点与 RTL 更新。

还没有完成的工作： 核对原始 flash 判决如何编码、dither 如何对齐，以及四路数据抽取后怎样形成相关量、合并更新并广播系数。论文没有公开足以重建这些操作的完整规则。

与已有成果的关系： 当前 RTL 是一个规则明确、已经核对的研究候选。取得真实接口资料后，才能判断它是否对应目标硬件，或需要怎样修改；不能把功能核对直接称为芯片逐位复现。

12.5 建立持续学习与工艺成本的比较基准

已经有的基础： 已有多训练序列、不同更新时序及有限训练窗口的行为实验，也有通用逻辑单元数量的比较。

还没有完成的工作： 在有电路依据的条件下评价训练速度、持续更新的误差和条件变化后的跟踪效果。硬件评价还需要工艺库、时钟、吞吐量及位宽约束，才能取得面积、时序和功耗评估结果，简称 PPA。

与已有成果的关系： 现有结果已经说明单一终点和通用单元数量不够。后续基准应把算法性能、数字功能及工艺实现分别评价，再用于公平比较。

12.6 提出并检验新的校准方法

已经有的基础： 平台和 Gu 数字基线已经建立，激励不足、训练波动及有限字长等因素已有具体观察。

还没有完成的工作： 确定一个经验证的主要限制，提出改进方法，再进行独立输入条件、定点、RTL 和资源开销对照。目前没有经过上述过程的新算法成果。

与已有成果的关系： 当前成果是设计新方法所需的分析工具与比较对象。等价整数化简改变的是实现，不能作为已经提出新校准算法的证据。

> 上述工作不宜同时展开。近期应先落实参考电路、仿真环境及关键接口，再选择一个有依据的问题进入深入分析与改进。

13 目前难以独立解决的困难

13.1 方向问题：理论预测还有多少额外价值

我目前对原预测目标的疑问是：如果放大器曲线仍要通过 Cadence 仿真取得，理论方法能否在后续设计中提供足够的收益？例如，能否减少重复仿真、快速比较方案，或解释行为仿真中不易看清的误差来源？

必须取得电路资料，并不自动说明理论分析没有价值。但现有工作还没有通过实际设计案例、预测精度和计算成本比较证明这些收益；原来的跨算法范围也较大。因此，希望导师帮助确定一个有意义、能在现有能力和条件下完成的主要问题，以及应达到的验证层级。

13.2 资料问题：已知架构不足以重建完整 ADC

原论文已经公开架构、采样率、部分电路结构和数字精度，并非完全没有参数。但主辅传输、建立波形、CDAC 权重与开关关系、内部码制和四路更新规则等关键资料仍不完整。

Python 和 MATLAB 可以检查明确假设的行为模型，Verilog 可以检查数字运算和时序，Cadence 可以检查一个具体电路。然而，这些工具不能自动补出原芯片未知的实现细节。因此目前难以准确复现其绝对性能。

希望导师推荐可使用的组内 ADC / 残差放大器工程或已有数据，并明确是否必须以原芯片为对象。若原资料无法取得，可以考虑改用参数可核查的参考电路，相应调整成果的适用范围。

13.3 能力问题：服务器与仿真流程尚不熟悉

目前还不能熟练使用课题组服务器和 Cadence 环境，对远程登录、工程与工艺设计套件（PDK）配置、许可证调用、仿真设置和结果导出等流程缺少实际经验。这直接限制了电路验证的开展。

希望由熟悉流程的同学指导一次完整的小型仿真。首先能够运行已有放大器测试平台，导出差分输出并复核结果；随后再学习实际放大相位下的瞬态测试和参数扫描。

> 希望获得的支持主要是三项：确定研究对象与主要问题，提供可用电路 / 数据，以及安排服务器和仿真流程入门指导。这些支持会决定后续计划能否从人工模型推进到电路验证。

14 近期准备怎样开展工作

14.1 第一步：确定对象并完成一次真实仿真

先与导师确认一个主要问题、参考电路和阶段验收要求。随后学习服务器环境，运行已有的小型放大器工程，保存输入、输出、仿真设置和操作步骤。

拟交付： 一页研究范围说明、参数来源清单，以及一次可重复的小型 Cadence 仿真记录。建议在环境落实后的第 1-2 周完成，具体取决于工程和指导条件。

14.2 第二步：用电路资料修订行为模型

从固定的一组 PVT 条件开始，记录残差放大器传输和放大相位波形。涉及双路径时分别记录主路和辅助判决路。DC 扫描可作为静态参考，但对于开关电容 MDAC，还需在实际相位、负载和前序状态下作瞬态测试。

再将资料接入现有平台，用未参与建立模型的测试点比较电压、判决和最终码。如果发现历史依赖，就先修订动态模型，避免用一条静态曲线解释所有转换。

拟交付： 说明节点、单位、时刻及条件的数据包，和模型与电路的差异记录。建议随后用 2-3 周推进，先完成一组条件再扩展。

14.3 第三步：按有依据的条件复核 Gu 基线

落实输入接口和必要更新规则后，使用统一的训练与留出输入，重新比较浮点、定点和 RTL。检查哪些分段得到充分激励、训练中是否出现反弹，以及码变化怎样影响频谱。

拟交付： 基线性能、训练过程和数值规则的对照，以及一个优先研究的限制因素。开始这一步前，需要确认已有电路与接口资料足以支持比较。

14.4 第四步：围绕一个限制因素尝试改进

先提出具体假设，例如“某种更新方式能减少相同信息条件下的训练波动”，再做控制变量比较。预先确定评价指标和资源要求，使用新的测试条件检验是否保持收益。具备工艺库及约束后，再补充 PPA。

拟交付： 一个有证据的改进方案，或明确的负结果与原因。若资料暂时不足，继续环境学习及已有方法整理，不用任意增加人工实验代替所缺的电路信息。

附录 资料来源与关键结果说明

A.1 背景及当前研究范围

[1] M. Gu, Y. Zhong, L. Jie, N. Sun, “A 12-b 3-GS/s Pipelined ADC With Piecewise-Linear Gain Nonlinearity Calibration,” IEEE OJSSCS, 2026。DOI：https://doi.org/10.1109/OJSSCS.2026.3656850。采用本地作者稿；架构 pp. 7-8，数字引擎 pp. 9-10，测量 pp. 10-11。

[2] D:/ADC/docs/PROJECT_CHARTER.md（v2.0，2026-09-17）、MAINLINE_REVIEW_2026-10-02.md，以及阶段导航。四阶段路线及本汇报拟开展的工作据此整理。

[3] D:/ADC/docs/STATUS.md（2026-10-05）、docs/specifications/ADC_METRICS_PROTOCOL_V1.md、docs/reports/experiments/ 下 EXP-015 至 EXP-037 的相关报告。原始运行结果位于 artifacts/runs/，理论说明位于 docs/theory/。本文汇总已归档结果，没有重新运行全部历史实验；EXP-037 后的状态记录报告 198 项回归测试通过。

A.2 旧开题版本的来源

[4] 桌面“开题立项”中的《曦源申请书-集成电路与微纳电子创新学院-孙陆扬》，填写日期 2026-05-25；项目内容与已有基础见 pp. 6-11。

[5] C:/Users/sunlu/Desktop/曦源_active/：README.md、theory/理论_核心.tex、理论_实证.tex、理论_导读.tex，以及 docs/ 中的开题和框架文件。旧文档间有版本差异，本汇报没有直接沿用其“通用预测已完成”等结论。

[6] C:/Users/sunlu/Desktop/论文复现_active/成果/：Pipelined_ADC_calibrated.m；sanity_check_v2/ 下 F.6、G.8 v5/v6、P2、P4、G.9 等实验报告及结果。代表性旧数值已与 F6_results.json、G8_v5_results.json、P2_fullLMS_results.json 核对。部分实验使用理想参考或从仿真中提取的统计量，需保留这些条件。

A.3 比较论文性能时需要注意

开题文本中“SFDR 接近 96 dB”的表述不作为芯片实测基准。Gu 作者稿 Fig. 21 在 1 GHz、0 dBFS 输入下，校准后 SNDR 为 60.3 dB、SFDR 为 76.0 dB。人工模型得到相近或更高的数值，不能据此认定复现了该芯片。

论文频谱测量在四路各抽取 30 后选一路输出，总抽取比 120，对应 25 MS/s；作者说明该输出不能观察交织杂散。当前平台默认分析完整 3 GS/s 码流，两种观测位置不同，必须对齐后才能比较绝对频谱。[1，pp. 9-10]

常用指标术语另参见 W. Kester，Analog Devices MT-003：https://www.analog.com/media/en/training-seminars/tutorials/MT-003.pdf。