
两级残差通路给数字校准提供观测

先区分主路的残差电压与辅路的 Flash 判决，再讨论数字补偿。




数字观测：两级判决 q1、q2，SAR 码 b，两路 dither 标记 d1、d2

候选约定：q = −4…4，当前 RTL 每级用 4 位有符号字。真实内部码制与四路调度仍待核实。

来源：Gu OJSSCS 2026 Fig.13–14、18；本项目主辅路径与数字总线来源审计

数字校正先处理后级，八个状态在时钟沿更新

在线输入只有数字码、dither 和自身状态。模拟真值留在离线核查侧。



门开时：$A^{+} = \mathrm{clip}(A + \Delta)$　$\Delta = \mathrm{sgn}(T)\lfloor(|T| + 62) / 125\rfloor$


T1 = −16 d1 j Y1，T2 = −64 d2 j Y2，$j \in \{1, 3, 6, 12\}$

手算第 7 行：Y2 = 120，d2 = −1，j = 1。T2 = 7680，Δ = 61。
A20 从 4194304 更新为 4194365，导出的系数仍为 1024。

来源：two_stage_fixed_candidate_a.sv、fixed_gated_lms_exact_candidate_a.sv；精确更新理论 v1

Vivado 已生成可检查的数字电路与 FPGA 网表

同一候选 RTL，保留模块层级。目标器件 Artix-7 xc7a100tcsg324-1。



Vivado 原生综合网表层级图

资源	综合使用
LUT	2,548
触发器	184
DSP48E1	4
BRAM	0

184 位 = 两级 × 四段 × 23 位状态


100 MHz 展示约束未满足

WNS = −50.309 ns。最长报告路径从 SAR 输入经过两级校正进入第一级更新 bank。
这里只完成综合，布局布线、板级运行和真实 ADC 速率仍未验收。

来源：本轮 Vivado 2026.1 综合网表、utilization.rpt、timing_synth.rpt、critical_paths.rpt

时钟波形核对了旧系数读出和新状态写回

下面来自本轮 XSim VCD。输出在时钟沿之前评分，系数状态在沿后改变。




第 7 行：沿前 final_code = 3535，沿后 A20 增加 61

8,263 组序列：全部八个状态逐转换匹配独立参考。
RTL 与综合网表各通过 8,391 组输出检查、等量空闲周期及 128 行复位重放。

来源：online_repaired.vcd 与独立数字参考 vectors/online.txt；全部原 RTL 源码 SHA-256 未变

已有行为数据表明校准改善了该静态模型的频谱

匹配主辅、人工三次传输、浮点 full120。训练 1,000,080 次，测试 97.75390625 MHz。



指标	校准前	终点
SNDR / dB	45.2334	61.4768
SFDR / dBc	53.0304	78.9052

60 万次 SNDR 为 62.0431 dB，终点出现回落。第三、第四段均缺少对应学习门支持。

这组性能采用浮点窗口累计。当前 FPGA 候选采用定点逐转换更新，硬件闭环频谱仍需对齐数值和调度合同后验证。

来源：simulink_adc/reduced_summary.json、performance_reduced_protocol.json、已有独立 MATLAB FFT 核对

当前可复现的进度，以及需要老师判断的电路问题

汇报现场可打开 Simulink 信号链、Vivado 电路图，并重跑数字短测试。

检查对象	目前证据	尚待验证
ADC 结构	主辅信号流与可编辑模型	真实负载、建立过程、噪声
数字校准	定点 RTL、时钟状态、FPGA 网表	100 MHz 时序与四路调度
性能	冻结浮点行为曲线和独立 FFT	定点硬件闭环与硅后数据

首先讨论：辅路是否准确表征主路残差?

若能取得实验室现有残差放大器拓扑与 PDK，下一步可检查真实负载下的传输和建立。
数字路径的流水化或更新调度需要另行确定，不能直接改动本轮候选。

随附：6 页材料、.xpr、结构网表、波形、工具报告、源哈希和复现说明