ADC 架构与数字校准硬件：复现与现场演示

2026-10-11 | Vivado 2026.1 / XSim | 新增软件安装：0

1 打开材料与工程

先看 ADC_Circuit_Review.pdf，修改讲稿用同名 PPTX。
解压 ADC_Circuit_Review_Package.zip 到短英文路径，例如 C:/ADC_review。
在 Vivado 打开 hardware/project/gu_review.xpr。工程含源文件和测试向量。
Simulink 模型位于 behavior/adc_behavioral.slx，使用现有 MATLAB/Simulink。

2 沿电路与波形检查

hardware/schematics/rtl_correction.svg：两级校正的 RTL 运算结构。
hardware/schematics/accumulator0_local.svg：寄存器 D 输入附近的真实 FPGA 逻辑。
在 Vivado Tcl Console 输入 source {工程根目录/show_states.tcl}，
载入已核对的八状态 WDB 与查看配置。纸质备份可用 schematics/ 下的 PDF。

3 现场短测试

在已打开工程的 Tcl Console 输入 source {工程根目录/short_demo.tcl}。
本机工程根目录以 hardware 为准。用正斜杠，含空格路径放在花括号内。
通过标记：REVIEW_COST_PASS vectors=8391 idle_cycles=8391 reset_replay=128
检查日志保存在 hardware/logs/demo_日期时间/，不覆盖历史记录。
完整新建复算：运行 hardware/rebuild.ps1 -NewRun C:/ADC_review_new。

4 一个现场手算点

独立参考零基第 7 行：Y2=120、d2=-1、j=1。
T2=-64*d2*j*Y2=7680，Delta=floor((7680+62)/125)=61。
A20 从 4194304 更新到 4194365，导出 Q1.10 系数仍为 1024。
本转换用旧系数读出，时钟沿写回，新状态参与下一转换。

5 成绩与限制

Artix-7 xc7a100tcsg324-1：2548 LUT、184 触发器、4 DSP、0 BRAM。
10 ns 展示时钟、输入/输出延迟各 1 ns，WNS=-50.309 ns，未满足时序。
仅完成综合和数字功能核对，布局布线、板级与晶体管验证未开展。
SNDR 45.2334 至 61.4768 dB 来自既有浮点 full120 行为仿真，
与本次定点逐转换 RTL 的硬件闭环性能分开报告。

完整条件与来源见 REPRODUCE.md、manifest.json、validation.json 和研究报告。