Декомпозиция задачи

- 1. Slave + Логика формирования записи буфера
- 2. Master + Логика формирования выходного пакета
- 3. Внутренний буфер
 - а. Блок памяти
 - b. Логика адресации и выбора выходного пакета
 - с. Логика приостановки получения

О выборе аппаратной реализации

В проекте должен быть сделан упор на быстродействие => необходимо минимизировать число тактов, в которых s ready o=0 и m valid o=0.

Реализация внутреннего буфера необходима (как минимум, на 1 входной пакет), так как интерфейс предусматривает возможность, что следующий слейв на линии выставит сигнал ready=0, поэтому реализуемый модуль должен сохранить этот пакет. Больший размер усложнит реализацию, но увеличит быстродействие, позволив потоковую передачу (без установки m valid o в 0).

Интерфейс синхронный, но поскольку синхросигнал не включен в шину интерфейса, за него следует принять сигнал clk. Т. е. приём пакета должен делаться за 1 такт.

Принято решение не удалять незначащие элементы из потока, так как невозможно удалить их за один такт. Исключением являются пустые выходные пакеты: они должны быть пропущены.

Если M_KEEP_WIDTH> S_KEEP_WIDTH, то пакеты должны пропускаться как есть, а для свободных линий m keep o[i] должен устанавливаться в 0.

Модуль должен быть сделан по принципу конвейера с длительностью стадии 1 такт:

- 1. Формирование записи буфера из входного пакета
- 2. Отправка записи в буфер
- 3. Чтение записи из буфера (и пропуск, если выходной пакет полностью состоит из нулей); формирование выходного пакета
- 4. Отправка выходного пакета

Описание подмодулей

Slave

```
);
```

Первые 6 сигналов реализуют базовый интерфейс; slave_entry – это готовая запись буфера. Важно: строка буфера может содержать несколько таких записей (в строке буфера их помещается целое число). slave_entry_valid – бит готовности данных в slave_entry.

Параметр BUF_IN_ENTRY_SZ определяется структурой буфера.

Буфер

Буфер представляет собой блок памяти длины BUF_IN_ENTRY_SZ*BUF_OUT_ENTRY_SZ*M, где M — множитель, регулирующий длину буфера (задаётся извне).

На вход поступает массив из записей, число которых равно S_KEEP_WIDTH, а их структура имеет вид:

Флаг кеер	Флаг last	data[i]
1 бит	1 бит	T_DATA_WIDTH

Таким образом, BUF_IN_ENTRY_SZ = (2 + T_DATA_WIDTH)* S_KEEP_WIDTH.

Флаг last выставляется в 1 только для последнего блока в последнем пакете транзакции.

Адресация

Адресация кольцевая, по принципу FIFO; при переполнении адреса он обнуляется, возвращаясь к началу блока памяти.

Существует два адреса: для чтения и записи. Адрес записи может быть увеличен только на максимальное из значений {BUF_IN_ENTRY_SZ, BUF_OUT_ENTRY_SZ}, чтобы обеспечить единообразие для любых соотношений этих величин.

Адрес чтения инкрементируется на BUF_OUT_ENTRY_SZ, в том числе, если пакет последний. Такие случаи обрабатываются в подмодуле master.

Управление адресом происходит внутри буфера: адреса чтения и записи инкрементируются по фронту clk если соответственно slave entry valid или master entry ready равно 1.

Интерфейс

Сигнал halt равен 1, когда адрес чтения больше адреса записи на BUF IN ENTRY SZ.

Сигнал master entry valid становится равным 0, если адрес чтения равен адресу записи.

Допустима реализация этого блока на базе мегафункции Quartus.

Master

```
module master#(
parameter S_KEEP_WIDTH = 3,
```

Аналогично, первые 6 сигналов – базовый интерфейс.

Об отслеживании последнего пакета транзакции

Если последний блок последнего пакета транзакции не приходится на конец выходного пакета, master должен выполнить следующие шаги:

- 1. Приостановить получение следующего пакета из буфера
- 2. Сформировать последний пакет транзакции, установив в 0 биты keep для тех блоков, которые идут после блока с поднятым битом last; выполнить отправку
- 3. Инвертировать биты keep этого же пакета; отправить
- 4. Возобновить получение