

## Декомпозиция задачи

1. Slave + Логика формирования записи буфера
2. Master + Логика формирования выходного пакета
3. Внутренний буфер
  - a. Блок памяти
  - b. Логика адресации и выбора выходного пакета
  - c. Логика приостановки получения

## О выборе аппаратной реализации

В проекте должен быть сделан упор на быстродействие => необходимо минимизировать число тактов, в которых `s_ready_o=0` и `m_valid_o=0`.

Реализация внутреннего буфера необходима (как минимум, на 1 входной пакет), так как интерфейс предусматривает возможность, что следующий слайв на линии выставит сигнал `ready=0`, поэтому реализуемый модуль должен сохранить этот пакет. Большой размер усложнит реализацию, но увеличит быстродействие, позволив потоковую передачу (без установки `m_valid_o` в 0).

Интерфейс синхронный, но поскольку синхросигнал не включен в шину интерфейса, за него следует принять сигнал `clk`. Т. е. приём пакета должен делаться за 1 такт.

Принято решение не удалять незначимые элементы из потока, так как невозможно удалить их за один такт. Исключением являются пустые выходные пакеты: они должны быть пропущены.

Если `M_KEEP_WIDTH > S_KEEP_WIDTH`, то пакеты должны пропускаться как есть, а для свободных линий `m_keep_o[i]` должен устанавливаться в 0.

Модуль должен быть сделан по принципу конвейера с длительностью стадии 1 такт:

1. Формирование записи буфера из входного пакета
2. Отправка записи в буфер
3. Чтение записи из буфера (и пропуск, если выходной пакет полностью состоит из нулей); формирование выходного пакета
4. Отправка выходного пакета

## Описание подмодулей

### Slave

```
module slave #(
    parameter    S_KEEP_WIDTH = 3,
                 T_DATA_WIDTH = 1,
                 BUF_IN_ENTRY_SZ = (2 + T_DATA_WIDTH)* S_KEEP_WIDTH
)(
    input clk,
    input s_valid_i,
    input s_last_i,
    input [S_KEEP_WIDTH-1:0] s_keep_i,
    input [T_DATA_WIDTH-1:0] s_data_i [S_KEEP_WIDTH],
    output wire s_ready_o,
    input en,
    output reg slave_entry_valid,
    output reg [BUF_IN_ENTRY_SZ-1:0] slave_entry
```

);

Первые 6 сигналов реализуют базовый интерфейс; slave\_entry – это готовая запись буфера. Важно: строка буфера может содержать несколько таких записей (в строке буфера их помещается целое число). slave\_entry\_valid – бит готовности данных в slave\_entry.

Параметр BUF\_IN\_ENTRY\_SZ определяется структурой буфера.

### Буфер

Буфер представляет собой блок памяти длины BUF\_IN\_ENTRY\_SZ\*BUF\_OUT\_ENTRY\_SZ\*M, где M – множитель, регулирующий длину буфера (задаётся извне).

На вход поступает массив из записей, число которых равно S\_KEEP\_WIDTHH, а их структура имеет вид:

Флаг keep	Флаг last	data[i]
1 бит	1 бит	T_DATA_WIDTH

Таким образом, BUF\_IN\_ENTRY\_SZ = (2 + T\_DATA\_WIDTH)\* S\_KEEP\_WIDTHH.

Флаг last выставляется в 1 только для последнего блока в последнем пакете транзакции.

### Адресация

Адресация кольцевая, по принципу FIFO; при переполнении адреса он обнуляется, возвращаясь к началу блока памяти.

Существует два адреса: для чтения и записи. Адрес записи может быть увеличен только на максимальное из значений {BUF\_IN\_ENTRY\_SZ, BUF\_OUT\_ENTRY\_SZ}, чтобы обеспечить единообразие для любых соотношений этих величин.

Адрес чтения инкрементируется на BUF\_OUT\_ENTRY\_SZ, в том числе, если пакет последний. Такие случаи обрабатываются в подмодуле master.

Управление адресом происходит внутри буфера: адреса чтения и записи инкрементируются по фронту clk если соответственно slave\_entry\_valid или master\_entry\_ready равно 1.

### Интерфейс

```
module buffer #(
    parameter    S_KEEP_WIDTHH = 3,
                 T_DATA_WIDTH  = 1,
                 M_KEEP_WIDTHH = 7
) (
    input clk,
    input slave_entry_valid,
    input [BUF_IN_ENTRY_SZ-1:0] slave_entry,
    input master_entry_ready,
    output reg [BUF_OUT_ENTRY_SZ-1:0] master_entry,
    output wire halt
);
```

Сигнал halt равен 1, когда адрес чтения больше адреса записи на BUF\_IN\_ENTRY\_SZ.

Сигнал master\_entry\_valid становится равным 0, если адрес чтения равен адресу записи.

Допустима реализация этого блока на базе мегафункции Quartus.

### Master

```
module master#(
    parameter    S_KEEP_WIDTHH = 3,
```

```

        T_DATA_WIDTH = 1,
        M_KEEP_WIDTH = 7
    )(

        input clk,
        output m_valid_o,
        input m_ready_i,
        output m_last_o,
        input [M_KEEP_WIDTH-1:0] m_keep_o,
        output [T_DATA_WIDTH-1:0] m_data_o [M_KEEP_WIDTH],
        output wire master_entry_ready,
        input [BUF_OUT_ENTRY_SZ-1:0] master_entry
    );

```

Аналогично, первые 6 сигналов – базовый интерфейс.

#### Об отслеживании последнего пакета транзакции

Если последний блок последнего пакета транзакции не приходится на конец выходного пакета, master должен выполнить следующие шаги:

1. Приостановить получение следующего пакета из буфера
2. Сформировать последний пакет транзакции, установив в 0 биты кеер для тех блоков, которые идут после блока с поднятым битом last; выполнить отправку
3. Инвертировать биты кеер этого же пакета; отправить
4. Возобновить получение