



# TEC

Tecnológico  
de Costa Rica

Programa del curso MP-6160

## **Diseño de Alto Nivel de Sistemas Electrónicos**

Escuela de Ingeniería Electrónica  
Carrera de Maestría en Electrónica



## 1. Aspectos relativos al plan de estudios

### Datos generales

<b>Nombre del curso:</b>	Diseño de Alto Nivel de Sistemas Electrónicos
<b>Código:</b>	MP-6160
<b>Tipo de curso:</b>	Teórico-Práctico
<b>Electivo o no:</b>	No
<b>No. de créditos:</b>	3
<b>No. horas de clase por semana:</b>	3
<b>No.horas extraclase por semana:</b>	6
<b>Porcentaje de las áreas curriculares:</b>	Ciencias de Ingeniería (70 % ) Diseño Ingeniería (30 %)
<b>Ubicación en el plan de estudios:</b>	Segundo cuatrimestre
<b>Requisitos:</b>	MP-6158 Integración de Sistemas MP-6159 Interfaces de Comunicación
<b>Correquisitos:</b>	No aplica
<b>El curso es requisito de:</b>	Electiva 1 y Electiva 2
<b>Asistencia:</b>	Obligatoria
<b>Suficiencia:</b>	No
<b>Posibilidad de reconocimiento:</b>	No
<b>Vigencia del programa:</b>	II Cuatrimestre 2020

### Descripción general

Los sistemas modernos electrónicos son cada vez más complejos, gracias a los avances tecnológicos y a la cada vez mayor demanda de las aplicaciones que se ejecutan en estos mismos sistemas. En la actualidad, los sistemas electrónicos son construcciones complejas y heterogéneas que integran procesadores de uso general, procesadores dedicados, unidades de almacenamiento de datos, software de múltiples prestaciones, sistemas operativos complejos, interfaces con usuarios y variables del mundo real, y etapas de procesamiento analógico y de señal mixta. El diseño a nivel de sistemas electrónicos de alto nivel permite conjugar el diseño tanto del hardware como del software en un proceso coordinado desde el establecimiento de especificaciones hasta el diseño y verificación funcional del sistema deseado.

**Objetivo general**

El estudiante tiene capacidad suficiente y conocimiento pleno para:

Modelar y diseñar sistemas heterogéneos con procesadores multi-núcleo, componentes dedicados de señal mixta y analógica, buses y memorias en chip, propiedad intelectual de terceros y software embebido, aplicando metodologías modernas de diseño en alto nivel de sistemas electrónicos, con los cuales resuelve problemas abiertos de ingeniería en el campo de la electrónica.

**Objetivos específicos**

El estudiante tiene competencia para:

1. Aplicar el concepto de exploración del espacio de diseño a nivel de sistema electrónico (Electronic System Level Design, ESL), para plantear el modelo inicial de especificaciones de un sistema electrónico complejo.
2. Aplicar marcos de programación avanzados, tales como System Verilog, SystemC, Verilog-A y herramientas de cálculo numérico avanzado, para especificar modelos de alto nivel de sistemas electrónicos.
3. Modelar los aspectos no electrónicos en el diseño de un sistema electrónico, mediante la utilización de metodologías adecuadas y lenguajes adecuados de alto nivel para el modelaje de dichos aspectos.
4. Recomendar la incorporación de un lenguaje de alto nivel, tal como SystemC, SystemVerilog o Verilog-A por parte de los diseñadores de sistemas electrónicos, como lenguaje de especificación para la primera etapa en el desarrollo de un sistema electrónico heterogéneo.
5. Definir la síntesis de alto nivel de sistemas electrónicos heterogéneos, mediante el uso de herramientas basadas en System Verilog, SystemC, C ó C++
6. Establecer marcos de verificación adecuados para sistemas heterogéneos, a partir del modelo de alto nivel definido para el sistema a diseñar, y de sus especificaciones críticas.

**Contenidos generales**

1. Introducción. (2 semanas)
  1. Modelos de computación
  2. Modelos y lenguajes
    1. Lenguajes imperativos, declarativos, funcionales, no- funcionales, meta y de banco de pruebas.
    2. SystemC.
  3. Meta-modelos de IP
2. Modelos funcionales. (3 semanas)
  1. Lenguajes algorítmicos de alto nivel: MatLab, Simulink, LabView, Python.



2. Lenguajes de modelado de arquitecturas digitales: SystemC, System Verilog.
3. Modelos de arquitecturas.
4. Modelos formales.
5. Modelos de interfaces con el mundo externo.
6. Modelado de variables no electrónicas en el diseño de un sistema electrónico.
3. Introducción a los modelos de verificación (2 semanas)
  - a. Construcción básica de pruebas de banco.
  - b. Establecimiento de la validación desde el modelo funcional de alto nivel.
  - c. Integración de un plan de verificación desde la especificación en alto nivel de un sistema electrónico avanzado.
4. Prototipos virtuales y modelos de abstracción mixta. (2 semanas)
  1. Prototipos de sistemas y su construcción.
  2. Depuración y verificación del prototipo. Herramientas de simulación y evaluación.
5. Síntesis de alto nivel (HLS). (3 semanas)
  1. Síntesis de alto nivel desde la perspectiva de ESL.
  2. Evaluación de fortalezas y debilidades de los lenguajes: C/C++/SystemC/SystemVerilog para HLS.
  3. Fundamentos prácticos de HSL y uso de herramientas EDA de síntesis.
  4. Unión con el flujo de verificación.

## 2. Aspectos operativos

Se utilizará la metodología expositiva por parte del profesor. Se aplicará también la metodología participativa por parte del estudiante, tanto a nivel individual como grupal. Dependiendo del desarrollo del curso, se utilizará la metodología de resolución de problemas en la cual los estudiantes se enfrentaran a problemas de diseño ligados a los contenidos del curso.

Las tareas y el proyecto final se llevarán a cabo utilizando licencias académicas de herramientas EDA profesionales para el diseño de sistemas, concedidas por compañía Xilinx, y herramientas libres de acceso público.

La evaluación sugerida consta de estudio de casos y problemas de diseño, con la siguiente distribución:

Instrumento de medición	%
Cinco Proyectos (20 % c/u)	100
<b>TOTAL</b>	<b>100</b>

La ponderación de cada ítem seguirá la siguiente escala:



Grado de logro	Ponderación
Excelente	100
Muy bueno	90
Bueno	80
Aceptable	70
Por mejorar	50
Deficiente	25

Las propuestas de problemas a resolver en cada tarea y el proyecto final serán entregados con la debida antelación. La entrega de cada tarea y proyecto se hará en la fecha que indique según la propuesta del mismo. Se permite la entrega tardía, pero dicho atraso conlleva una multa de 10 puntos por día hábil de retraso con respecto a la fecha definida de entrega. Las fechas de entrega de tareas y de evaluaciones solo podrán modificarse por motivos de fuerza mayor.

Actividad	Día
Clases	Martes, 18:00 a 20:50
Consulta	Martes, 17:00 a 18:00

Durante las clases, los estudiantes deberán seguir las reglas de seguridad estipuladas para la permanencia dentro de un aula. Además, salvo situaciones calificadas previamente señaladas al profesor, se deberán tener los teléfonos celulares en silencio.

Horario curso  
y consulta

Disposiciones  
generales



## Referencias

- [1] B. Bailey and G. Martin, *ESL Models and their Application*, Springer, 2010. (Libro de texto)
- [2] F. Ghenassiam, *Transaction-Level Modeling with SystemC*, Springer, 2005.
- [3] N. Weste and D. Harris, *CMOS VLSI Design: A Circuits and Systems Perspective*, 4th ed. Boston: Addison-Wesley, 2010.
- [4] S. H. Hall, and H. L. Heck. *Advanced signal integrity for high-speed digital designs*. John Wiley and sons. 2009.
- [5] W. J. Dally, and J. W. Poulton. *Digital systems engineering*. Cambridge University Press. 2009.

MSc. Ing. Gerardo Castro Jimenez.  
Tel: 88445445  
Correo-e: lalo7castro@gmail.com