Estructra de Computadores Práctica 1

Sumadores y Multiplicadores

Rubén López Singla ruben.lopez@estudiants.urv.cat

2021/03/23

Introducción

En este informe documentamos las tareas realizadas en la primera práctica de Estructuras de Computadores.

Índice

FASE 1: Sumadores HA, FA

TAREA 1: Half Adder


Especificación

Realizad el circuito digital Half Adder (HA) de 1 bit mostrado en la siguiente figura. Suponed que los retardos de las puertas lógicas utilizadas son AND=3T y XOR=4T. (0.125P)

Diseño

Se ha seguido la implementación mostrada en la imagen de ejemplo.

Implementación



Juego de pruebas

Tipo de prueba	Operación	Resultado esperado	Funciona
Suma	1+0	S=1 C=0	Si
Suma con carry	1+1	S=0 C=0	Si

Table 1: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente.


TAREA 2: Full Adder

Especificación

Realizad el circuito digital Full Adder (FA) de 1 bit con acarreo de entrada utilizando sumadores Half Adders (HA) de 1 bit e indicad los tiempos de retardo y el área utilizada. Suponed que los retardos de las puertas lógicas utilizadas son de AND=3T, OR=3T y XOR=4T. (0.125P)

Diseño

Se ha seguido la implementación mostrada en la imagen de ejemplo.



Tipo de prueba	Operación	Resultado esperado	Funciona
Suma	1+0 Ci=0	S=1 C=0	Si
Suma con carry	1+1 Ci = 1	S=1 C=1	Si

Table 2: J uego de pruebas

Análisis de resultados

El circuito funciona correctamente. Tiene un área de 34 unidades y un tiempo de retardo de 8T en la suma y 10T en el carry.

TAREA 3: Implementación alternativa al Full Adder


Especificación

Realizad una implementación alternativa al mismo circuito Full Adder (FA) de 1 bit con acarreo de entrada y comparad los tiempos de retardo y área con la solución anterior. Suponed los mismos retardos de las puertas lógicas utilizadas en la tarea anterior. (0.25P)

Diseño

El diseño de este Full Adder se ha llevado a cabo calculando la tabla de la verdad de las diferentes partes del circuito y implementando los resultados de estas. Además, se ha tomado como 1 el retardo de la puerta NOT a la hora de hacer la implementación.





Tipo de prueba	Operación	Resultado esperado	Funciona
Suma	1+0 Ci=0	S=1 C=0	Si
Suma con carry	1+1 Ci = 1	S=1 C=1	Si

Table 3: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente. El área es mayor a la de la implementación anterior con 42u, pero reduce el tiempo de retardo en 8T para ambos, siendo mas rápido este carry.

FASE 2: Sumadores CPA


TAREA 4: Carry Propagate Adder

Especificación

Realizad el circuito digital Carry Propagate Adder (CPA) de 4 bits que se muestra en la siguiente figura e indicad y formulad los tiempos de retardo y el área utilizada. Asumid el Full Adder (FA) de 1 bit considerado en la Tarea 2. (0.5P)

Diseño

Se ha seguido la implementación mostrada en las imagenes de ejemplo.



Tipo de prueba	Operación	Resultado esperado	Funciona
Suma	3+2 Ci = 1	6 Co=0	Si
Suma con carry	7+8 Ci=1	0 Co=1	Si

Table 4: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente. Tiene un área utilizada de 136 unidades y un tiempo de retardo de 28T para el carry y 26T para la suma.

TAREA 5: Implementación alternativa al CPA

Especificación

Realizad el circuito digital Carry Propagate Adder (CPA) de 4 bits que se muestra en la siguiente figura e indicad los tiempos de retardo y el área utilizada. Asumid el Full Adder (FA) de 1 bit considerado en la Tarea 3. (0.5P)

Diseño

Se ha implementado el circuito igual que el diseño anterior, pero cambiando el Full Adder utilizado.

Juego de pruebas

Tipo de prueba	Operación	Resultado esperado	Funciona
Suma	3+2 Ci = 1	6 Co=0	Si
Suma con carry	7+8 Ci=1	0 Co=1	Si

Table 5: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente. Tiene un área de 168 unidades, ya que estos Full Adders son de mayor área, y un tiempo de retardo de 24T en ambas señales.

TAREA 6: Tiempos de retardo del CPA

Especificación

TOBI Indicad las fórmulas que describen los tiempos de retardo del circuito digital Carry Propagate Adder (CPA) de 4 bits implementado en las tareas anteriores. Aplicando esa fórmula, mostrad los tiempos de retardo que introduciría un CPA de 8 bits, 16 bits, 32 bits, 64 bits y 128 bits para

cada una de las dos posibles implementaciones de Full Adder (FA) de 1 bit consideradas en las tareas anteriores (0.75P)

Diseño

En ambos diseños, el retardo del CPA depende de lo que tarde en propagarse el Carry. En el primer diseño, tenemos que el primer carry tarda 7T en estabilizarse, debido a que depende de que se estabilice la primera puerta XOR. Para el resto de puertas, esto ocurrirá en paralelo. Entonces, la función será T(n) = 7 + (n-1) * (7-3).

En el segundo diseño, como el carry no depende de ningún cálculo de S, tendrá un tiempo de retardo de T(n) = n * 8, donde 4T es el retardo de la salida del carry.

TAREA 7: CPA de 16 bits


Especificación

Realizad un circuito digital Carry Propagate Adder (CPA) de 16 bits e indicad y formulad los tiempos de retardo y el área utilizada. Utilizad para esta implementación el circuito Carry Propagate Adder (CPA) de 4 bits implementado en la Tarea 4. (0.75P)

Diseño

Imitando los diseños anteriores, hemos implementado este circuito con varios CPA de 4 bits en cadena.

Implementación



Juego de pruebas

Tipo de prueba	Operación	Resultado esperado	Funciona
Suma	16+16 Ci=1	33 Co=0	Si
Suma con carry	0xffff + 0xa	9 Co=1	Si

Table 6: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente. Tiene un área de 544 y un tiempo de retraso de TOBI T.

TAREA 8


Especificación

Realizad un circuito digital restador de 16 bits e indicad los tiempos de retardo y el área utilizada. (0.5P)

Diseño

En binario, el resutado de la suma es igual al resultado de restar. Entonces, la única diferencia es el "carry", que pasamos a llamar borrow, que se invertira en este circuito del Half Substractor en referencia al Half Adder.

Implementación



Juego de pruebas

Tipo de prueba	Operación	Resultado esperado	Funciona

Table 7: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente. Tiene el area y retraso de un CPA de 16bits.


FASE 3: Sumadores CSA

TAREA 9: Carry Select Adder

Especificación

Realizad el circuito digital sumador Carry Select Adder (CSA) de 4 bits que se muestra en la siguiente figura e indicad y formulad los tiempos de retardo y el área utilizada. Asumid el diseño de

Carry Propagate Adder (CPA) de 4 bits implementado en la Tarea 4 y un retardo para el multiplexor de 2T. $\left(0.75P\right)$



Diseño

Se ha implementado el circuito tal como se muestra en la imagen de ejemplo.

Implementación


Juego de pruebas

	Tipo de prueba	Operación	Resultado esperado	Funciona
ĺ	Suma	3+2 Ci = 1	6 Co=0	Si
ĺ	Suma con carry	7+8 Ci=1	0 Co=1	Si

Table 8: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente. Tiene un área de 312 unidades y un tiempo de retardo de 30 ${\rm T.}$



TAREA 10: CSA de 16 bits

Especificación

Realizad un circuito digital Carry Select Adder (CSA) de 16 bits e indicad y formulad los tiempos de retardo y el área utilizada. Utilizad para esta implementación el circuito Carry Select Adder (CSA) de 4 bits implementado en una tarea anterior. (0.75P)

Diseño

Se ha implementado el circuito tal como se muestra en la imagen de ejemplo.

Implementación


Juego de pruebas

Tipo de prueba	Operación	Resultado esperado	Funciona
Suma	16+16 Ci=1	33 Co=0	Si
Suma con carry	0xffff + 0xa	9 Co=1	Si

Table 9: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente. Tiene una área de 1248 unidades, y un tiempo de retardo de 36 ${\rm T.}$



FASE 4: Sumadores CLA


TAREA 11: Partial Full Adder

Especificación

Realizad el circuito digital Partial Full Adder (PFA) de 1 bit con acarreo de entrada que se muestra en la siguiente figura e indicad los tiempos de retardo y el área utilizada. Suponed que los retardos de las puertas lógicas utilizadas son de AND=3T, OR=3T y XOR=4T. (0.25P)

Diseño

Se ha seguido el diseño mostrado en la imagen de ejemplo.



Tipo de prueba	Operación	Resultado esperado	Funciona
Suma			
Suma con carry			

Table 10: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente. Tiene un área de 28 unidades y un tiempo de retardo de 8 para la suma, propagate y generate.


TAREA 12: Carry Look-Ahead Adder


Especificación

Realizad el circuito digital Carry Look-Ahead Adder (CLA) de 4 bits que se muestra en la siguiente figura e indicad los tiempos de retardo y el área utilizada. Asumid el diseño de Partial Full Adder (FA) de 1 bit implementado en la tarea anterior. Suponed que los retardos de las puertas lógicas utilizadas son de AND=3T, OR=3T y XOR=4T. (0.75P)

Diseño

Se ha seguido el diseño mostrado en la imagen de ejemplo. Se ha implementado el modulo lógico a parte para la tarea 13, incorporando las señales GG y PG.





Tipo de prueba	Operación	Resultado esperado	Funciona
Suma	3+2 Ci=1	6 Co=0	Si
Suma con carry	7+8 Ci=1	0 Co=1	Si

Table 11: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente. Tiene un área de 272 unidades y un tiempo de retardo de 13 T. 9.


TAREA 13: CLA de 16 bits

Especificación

Realizad un circuito digital Carry Look-Ahead Adder (CLA) de 16 bits mediante los CLA de 4 bits implementados en la tarea anterior y conectadlos en cascada tal y como se muestra en la siguiente figura. Indicad los tiempos de retardo y el área utilizada. (0.75P)

Diseño

Se ha implementado el circuito haciendo uso del modulo de la tarea anterior, el cual utiliza los Propagate y Generate generales para calcular estas señales en el circuito entero.



Implementación

Juego de pruebas

Tipo de prueba	Operación	Resultado esperado	Funciona
Suma			
Suma con carry			

Table 12: J uego de pruebas

Análisis de resultados

El circuito funciona adecuadamente. Tiene un área de 1248 unidades y un tiempo de retardo de 25 T.

TAREA 14

Especificación

Calculad los tiempos de retardo de todas las señales del circuito digital Carry Look- Ahead Adder (CLA) de 16 bits implementado en la tarea anterior. (1P)

Análisis de resultados

TOBI

TAREA 15: Comparación entre CPA, CSA y CLA

Especificación

Comparad los tiempos y áreas de los sumadores Carry Propagate Adder (CPA), Carry Save Adder (CSA) y Carry Look-Ahead Adder (CLA) de 16 bits realizados anteriormente.

Análisis de resultados

FASE 5: Multiplicador RCA


TAREA 16

Especificación

Realizad un circuito digital multiplicador Riple Carry Array de 2 bits e indicad los tiempos de retardo y el área utilizada. Asumid el diseño de Half Adder (HA) implementado en una tarea anterior y un retardo para las puertas AND de 3T. (0.5P)

Diseño

TOBI



Tipo de prueba Operación Resultado esperado Funciona
--

Table 13: J uego de pruebas


Análisis de resultados

TOBI

TAREA 17: Ripple Carry Array

Especificación

Realizad el circuito digital multiplicador Riple Carry Array de 4 bits que se muestra en la siguiente figura e indicad el tiempo de retardo y el área utilizada. Asumid los diseños de Half Adder (HA) y Full Adder (FA) de 1 bit implementados en las tareas anteriores. Suponed también que los retardos de las puertas lógicas utilizadas son de AND=3T, OR=3T y XOR=4T. (1P)




Diseño

Se han usado los HA y FA de la tarea 1. Para crear el circuito, se ha seguido el diseño de la figura.

Implementación

Juego de pruebas

Se han comprobado diferentes combinaciones de entradas X,Y (multiplicadas entre sí): 0,1,2,3,4,10,15 y todas dan el resultado Z esperado.



Análisis de resultados

El área del circuito se calcula de la siguiente forma: $4 \cdot \mathbf{HA} + 8 \cdot \mathbf{FA} + 16 \cdot \mathbf{AND} = 4 \cdot + ?8 \cdot + ?16 \cdot ? = 424$

Los tiempos de retardo:

Todas las puertas AND tienen un retardo de 2T. Hemos usado los FA de la tarea 1, que tienen un tiempo de retardo en el $C_{out}=7T$, y S=6T. Si se busca el camino más largo que pasa sólo por FAs (el que empieza en $X_1 \cdot Y_1$), encontraremos que tiene que pasar por 7 FAs, hasta resolver Z_7 , por lo tanto, el tiempo de retardo es de $2T+7\cdot 7T=51T$

TAREA 18

Especificación

Calculad los tiempos de retardo de todas las señales del circuito circuito digital multiplicador Riple Carry Array de 4 bits implementado en la tarea anterior. (0.5P)

Análisis de resultados