Presentation Format for Final Exam (Embedded Systems)

Eunseo Ko

IT Engineering Sookmyung Women's University

Outline

- About My GPP
- Block Diagram and HLSM for RTL Design of GPP
- Two-Procedure RTL Description of the Algorithm in Verilog
- Specification of Components from Xilinx CORE Generator
- Hierarchy of Verilog Files
- Test-Vector Generator
- Verilog-Testbench for Simulating RTL Design of the Algorithm
- Modelsim Simulation
- Xilinx ISE RTL Synthesis by XST
- Hardware Performance Evaluation
- Attempt Review
- Improvements


About My GPP

- GPP (General Purpose Processor)
 - CPU (Central Processing Unit)
 - I-Cache, Decoder, ALU, Register 포함
 - +, -, *, /, <<, >> 연산 가능

Why I select GPP?

- 컴퓨터의 필수 구성 요소
- 임베디드 개발자 희망:하드웨어에 대한 이해 필요
- GPP를 직접 만들며 컴퓨터 시스템의 구성을 직접 이해하고 싶음
- 교수님의 허락을 맡아 하드웨어 가속기가 아닌 범용 프로세서 제작

Block Diagram and HLSM for RTL Design of GPP



Block Diagram for GPP algorithm


Inputs: Data (64 byte Memory), Str

Outputs: en, we, Done

Local registers: register (128 byte Memory),

IR (32 bit), op, rs, rt, rd, sh, fn,

PC, result



HLSM for GPP algorithm

Two-Procedure RTL Description of the Algorithm in Verilog

```
`include "define.h"
                            GPP
                                                               39
                                                                                [2:0] op_code;
                                                               40
                                                                               [('D_WIDTH-1):0] operand1, operand2;
       module GPP (Addr, Data, RW, En, Done, Clk, Rst, Str);
                                                               41
                                                                               [(`D_WIDTH-1):0] result;
                     프로세서 동작/종료 제어
                                                                                                       피연산자 지정 및 연산
                      Clk, Rst, Str;
           input
                                                               43
           integer
                      I;
                                                               44
                                                                         ALU alu (op_code, operand1, operand2, result, enable);
                                                               45
                                                                                        다음 동작 지정 프로시저
           // SRAM
                     I-Cache 구성 요소
                                                                         always @(posedge Clk) begin
                                                               47
           output reg [(`SA_WIDTH-1):0]
                                                                            if (Rst == 1)
                                                               48
10
           input
                      [(`D_WIDTH-1):0]
                                                                               State <= S_wait;
                                                               49
11
           output reg RW, En, Done;
                                                               50
                                                                            else
12
                                                                                State <= StateNext;
                                                               51
           // register Register
13
                                                               52
                                                                         end
           reg [(`D_WIDTH-1):0] regi [0:25];
14
                                                               53
                                                                                         상태 별 행위 프로시저
                                                                         // ComLogic
15
                                                               55
                                                                         always @(State) begin
16
           parameter
                      S_wait
                                  = 0.
                                                               56
                                                                            case(State)
                      S initial = 1,
17
                                                                               s_wait: begin Str(시작)을 기다리는 상태
                                                               57
18
                      S fetch1
                                 = 2,
                                                               58
                      S_fetch2
19
                                 = 3,
                                                                                      StateNext <= S_initial;</pre>
                                                               59
20
                      S decode
                                                                                   else
                                                               60
21
                      S_{execute1} = 5,
                                                               61
                                                                                      StateNext <= S wait;
22
                      S execute2 = 6,
                                                               62
                                                                                                GPP 연산이 시작되어
                                                               63
                                                                                S_initial: begin
23
                      S_end
                                                               64
                                                                                   Done <= 1'b0;
                                                                                                기초 변수 초기화
                                                               65
                                                                                   PC <= 0;
                                                                                                                                 82
                                                                                                                                                        Addr <= PC:
                      [3:0] State, StateNext;
25
           reg
                                                               66
                                                                                   regi[0] <= 0;
                                                                                                                                                        RW <= 1'b0;
           reg
                      [(`D WIDTH-1):0] IR;
26
                                                               67
                                                                                   StateNext <= S_fetch1;
                                                                                                                                                        En <= 1'b1;
                                       프로세서 상태 및
           integer
                                                               68
                                                                                end
                                                                                                                                                        PC <= PC+1;
                                                                                                    I-Cache의 내용을 다 읽을 때까지 진행.
28
                                       명령어 구성 요소
                                                               69
29
           // im = rd+sh+fn
                                                                                   if (PC==`SL_WIDTH) I-Cache에서 한 줄 씩 가져오기
                                                                                                                                                        StateNext <= S fetch2:
                                                               70
           wire [5:0] op;
                                                                                      StateNext <= S_end;
30
                                                               71
                                                                                                                                                                 Fetch를 위한 여분 State
                                                                                                                                 89
                                                                                                                                                 end
           wire [4:0] rs;
                                                               72
                                                                                   else begin
31
                                                               73
                                                                                       Addr <= { `SA_WIDTH{1'b0}};
                                                                                                                                 90
                                                                                                                                                 S_fetch2: begin
32
           wire [4:0] rt;
                                                                                                                                                     StateNext <= S_decode;
                                                                                      RW <= 1'b0;
                                                               74
           wire [4:0] rd;
33
                                                                                                                                                                  Instruction에 저장
                                                               75
                                                                                      En <= 1'b0;
           wire [4:0] sh;
34
                                                                                                                                                 S_decode: begin
                                                               76
                                                                                                                                                                  Decoder 가 명령어 분리
           wire [5:0] fn; Mips 명령어 분리
35
                                                                                                                                                     IR <= Data;</pre>
                                                               77
                                                                                      op code <= 3'b000;
36
                                                                                                                                 95
                                                                                                                                                     StateNext <= S_execute1;
                                                               78
                                                                                      operand1 <= { D_WIDTH{1'b0}};
                                                                                                                                 96
37
           Decoder decoder (IR, op, rs, rt, rd, sh, fn);
                                                                                                                                                 end
                                                               79
                                                                                      operand2 <= { D_WIDTH{1'b0}};
                                                                                      enable <= 1'b0;
                                                               80
```

Two-Procedure RTL Description of the Algorithm in Verilog

```
97
                   S_execute1: begin
                                       실행1: ALU 연산
 98
                       case(op)
 99
                           0: begin
100
                       case(fn)
                           0: begin // sll
101
                               op_code <= 3'b100;
102
                                                     연산을 위한 opcode와
                               operand1 <= regi[rt];
103
                                                     피연산자 지정
                               operand2 <= sh;
104
105
                           2: begin // srl
                               op_code <= 3'b101;
107
108
                               operand1 <= regi[rt];
                               operand2 <= sh;
109
110
                           24: begin // mult
111
                               op_code <= 3'b010;
112
                               operand1 <= regi[rs];
113
                               operand2 <= regi[rt];
115
                           26: begin // div
116
                               op_code <= 3'b011;
117
                                                                                                            Enable로 연산 시작
118
                               operand1 <= regi[rs];
                                                                                              enable <= 1'b1;
                               operand2 <= regi[rt];
119
                                                                          141
                                                                                             StateNext <= S_execute2;
120
                                                                          142
121
                           32: begin // add
                                                                          143
                                                                                          S_execute2: begin
                                                                                                            실행2: 연산 결과 레지스터에 저장
122
                               op_code <= 3'b000;
                                                                                                0: regi[rd] <= result;
                               operand1 <= regi[rs];
123
                                                                                                8: regi[rt] <= result;
                                                                          146
                               operand2 <= regi[rt];
124
                                                                          148
                                                                                             StateNext <= S_fetch1;
126
                           34: begin // sub
                                                                          150
                               op_code <= 3'b001;
127
                                                                          151
                                                                                          S end : begin
128
                               operand1 <= regi[rs];
                                                                          152
                                                                                             $write("regi : ");
                               operand2 <= regi[rt];
129
                                                                          153
                                                                                             for (I=0; I<25; I=I+1) begin
130
                                                                                                $write("%2d, ", regi[I]);
                                                                          155
131
                        endcase
                                                                                                                     모든 명령어 처리가 끝나면
                                                                                             $display("%2d", regi[25]);
132
                                                                          157
                                                                                                                     레지스터를 출력하고 종료
133
                           8: begin // addi
                                                                          158
                                                                                             Done <= 1;
                               op_code <= 3'b000;
134
                                                                          159
                                                                                             StateNext <= S_wait;
                                                                          160
135
                               operand1 <= regi[rs];
                                                                          161
                                                                                       endcase
                               operand2 <= {rd,sh,fn};
136
                                                                          162
                                                                                    end
137
138
                       endcase
                                                                          164
                                                                                 endmodule
```

Two-Procedure RTL Description of the Algorithm in Verilog

26

27

28

end

endmodule


Decoder 2 module Decoder(IC, op, rs, rt, rd, sh, fn); 명령어 분리 input [31:0] IC; 5 output reg [5:0] op; output reg [4:0] rs; output reg [4:0] rt; 8 output reg [4:0] rd; 10 output reg [4:0] sh; output reg [5:0] fn; 11 12 13 always @(IC) begin {op, rs, rt, rd, sh, fn} <= IC; 14 15 end 16

endmodule

17


ALU `include "define.h" 2 3 module ALU(op_code, operand1, operand2, result, enable); 4 5 input [2:0] op_code; input [(`D_WIDTH-1):0] operand1, operand2; output reg [(`D_WIDTH-1):0] result; input enable; 8 9 Opcode에 따라 각 연산 진행 10 always @* begin if (enable) begin 11 case(op code) 12 13 0: result <= operand1 + operand2; // add, addi 1: result <= operand1 - operand2; 14 2: result <= operand1 * operand2; 15 // mult 3: begin // div 16 17 case (operand2[2:0]) 18 3'b100: result <= operand1 >> 2; 3'b010: result <= operand1 >> 1; 19 20 endcase 21 end 4: result <= operand1 << operand2; // sll 22 23 5: result <= operand1 >> operand2; // srl 24 endcase 25 end


Specification of Components from Xilinx CORE Generator




Hierarchy of Verilog Files

TestBench.v








- GPP.exe (source code : GPP.c)
 - C-program for GPP algorithm generating sw_result.txt
- No tvgen.exe
 - 난수가 아닌 특정 계산을 위한 명령어가 필요하기 때문
 - 직접 t레지스터, s레지스터의 목적을 구분하여 16개 명령어 생성

```
#include <stdio.h>
     #include <stdint.h>
     #include <stdlib.h>
     #include "tv.h"
5
     int main(void){
       // 결과 레지스터 파일
        FILE *fp;
        int i, length=sizeof(IC)/sizeof(IC[0]);
10
11
        uint32 t regi[32] = {0,}; register 파일
12
        uint32_t op, rs, rt, rd, sh, fn, im;
14
                                    결과 파일 생성
        fp = fopen("sw/sw_result.txt", "w");
15
                                   에러 시 프로그램 종료
           if(fp==NULL){
16
                printf("error occurs when opening sw_result.txt!\n", i);
17
                exit(1);
18
19
20
        for (i=0; i<length; i++){ IC에서 op, rs, rt, im 추출
21
           23
           op = (IC[i] & 0xFC000000) >> 26;
25
          rs = (IC[i] & 0x3E00000) >> 21;
26
          rt = (IC[i] & 0x1F0000) >> 16;
30
          31
           im = IC[i] & 0xFFFF;
32
```

```
C: > eunseo > EmbeddedSystem > GPP > sw > C tv.h > ...
       #include <stdint.h>
       uint32_t IC[16] = {
           0x20080001,
           0x20090003,
           0x01098020,
           0x200A0002,
           0x020A8818,
           0x0230881a,
           0x02118022,
           0x001188C0,
           0x00119082,
           0x20130007,
           0x200B0004,
           0x026BA018,
           0x0013A882,
           0x02B1B018,
           0x200C0004,
           0x02CCA822
       };
```

```
37
              switch (op){
               case 0:
39
                   rd = (IC[i] & 0xF800) >> 11;
41
                   // funct 추출, 0000 0000 0000 0000 0000 0000 0011 1111
42
                   fn = IC[i] \& 0x3F;
43
45
                   switch (fn){
                                  각 연산 수행 후 register에 저장
                                                                                                             case 32: // 0x20
47
                   case 0: //0x00 shifh left
                                                                                                                 regi[rd] = regi[rs] + regi[rt];
                                         IC에서 sh 추출
48
                       // shamt 추충
                                                                                            72
                                                                                                                 printf("Add $(%d), $(%d), $(%d) : %d\n", rd, rs, rt, regi[rd]);
                       sh = (IC[i] & 0x7C0) >> 6; // 0000 0000 0000 0000 0000 0111 1100
                                                                                            73
                                                                                                                 break;
49
                                                                                            74
                       regi[rd] = regi[rt] << sh;
50
                                                                                            75
                                                                                                             case 34: //0x22
                       printf("Shift Left $(%d), $(%d), %d : %d\n", rd, rt, sh, regi[rd]
51
                                                                                                                 regi[rd] = regi[rs] - regi[rt];
52
                       break;
                                                                                                                 printf("Subract $(%d), $(%d), $(%d) : %d\n", rd, rs, rt, regi[rd]);
53
                                                                                                                 break:
                                                                                            78
                   case 2: //0x02 shift right
                       sh = (IC[i] & 0x7C0) >> 6; // 0000 0000 0000 0000 0000 0111 1100
55
                                                                                                             break;
                       regi[rd] = regi[rt] >> sh;
                       printf("Shift Right $(%d), $(%d), %d : %d\n", rd, rt, sh, regi[re
57
                                                                                            83
                                                                                                          case 8:
58
                       break;
                                                                                                             printf("addi $(%d), $(%d), %d\n", rt, rs, im);
                                                                                            85
                                                                                                             regi[rt] = regi[rs] + im;
                   case 24: //0x18
60
                                                                                                             break;
                       regi[rd] = regi[rs] * regi[rt];
61
                       printf("Multiply $(%d), $(%d), $(%d) : %d\n", rd, rs, rt, regi[re
                                                                                                                      register 출력
63
                       break:
                                                                                                      for (i = 0; i < 32; i++)
                                                                                                          fprintf(fp, "%d: %x\n", i, regi[i]);
65
                   case 26: //0x1a
                       regi[rd] = regi[rs] / regi[rt];
                                                                                                      return 0;
                       printf("Divide $(%d), $(%d), $(%d) : %d\n", rd, rs, rt, regi[rd]
                       break;
68
```




- Register는 GPP 내의 변수 -> Testbench에서 비교 불가능
- sw_result.txt와 Hardware results (modelsim의 transcript) 비교

Verilog-Testbench for Simulating RTL Design of the Algorithm


```
`include "define.h"
                                                                      35
                                                                                      for (Index=0; Index<`SL_WIDTH; Index=Index+1) begin
       module TestBench():
 3
                                                                                          $display("Writing to SRAM: Addr=%2d, Data=%h", Index, regi[Index]);
                                                                      36
                                                                      37
                                                                                          Addr <= Index:
           reg Clk, Rst, Rst_M, Str;
                                                                                          Data I <= regi[Index];
                                                                      38
           wire Done;
                                                                      39
                                                                                          RW <= 1'b1;
                                                                                          En <= 1'b1;
                                                                      40
           reg [(`SA_WIDTH-1):0] Addr;
                                                                      41
                                                                                          @(posedge Clk);
9
           reg [(`D_WIDTH-1):0] Data_I;
                                                                      42
10
           wire[(`D_WIDTH-1):0] Data_0;
                                                                      43
           reg En, RW;
11
                                                                                      En <= 1'b0; RW <= 1'b0;
12
                                                                      45
                                                                                      @(posedge Clk);
           reg [(`D_WIDTH-1):0] regi[(`SL_WIDTH-1):0];
13
                                                                      46
14
           integer Index;
                                                                      47
                                                                                      Rst <= 1'b1;
           parameter ClkPeriod = 20:
15
                                                                                      @(posedge Clk);
                                    GPP와 SRAM을 연동한 최상위 모듈®
16
17
           GPP_TOP CompToTest(Clk, Done, Rst, Str, Addr, Data_I, Data_O, En, RW, Rst_M);
                                                                      50
                                                                                      // S wait
18
           // Clock Procedure
                                                                      51
                                                                                      Rst <= 1'b0; Str <= 1'b1;
19
          always begin Clock 생성
- 기가 (- 기가 be: #(ClkPeriod/2);
20
                                                                      52
                                                                                      @(posedge Clk);
                                                                                                         기본 Rst. Str 변수 설정 -> GPP 실행
21
                                                                      53
              Clk <= 1'b1;
                             #(ClkPeriod/2);
22
                                                                      54
                                                                                      // S_initial
23
           end
                                                                                      Str <= 1'b0;
                                                                      55
24
                                                                                      @(posedge Clk);
                                                                      56
           initial $readmemh("src/I-Cache.txt", regi);
25
                                                                      57
26
                                    명령어가 저장된 txt파일을 가져와 8
                                                                                      // when GPP is done
27
                                    SRAM에 순차적으로 저장
                                                                                      while (Done != 1'b1)
                                                                                                            GPP 종료될 때까지 Clk 실행
28
              Rst M <= 1'b1; Rst <= 1'b0; Str <= 1'b0;
                                                                      60
                                                                                          @(posedge Clk);
29
              En <= 1'b0; RW <= 1'b0;
                                                                      61
30
              @(posedge Clk);
                                                                      62
                                                                                      $stop;
31
                                                                      63
32
              Rst_M <= 1'b0;
                                                                      64
33
              @(posedge Clk);
                                                                              endmodule
34
```

Modelsim Simulation

- Xilinx ISE에서 modelsim 사용 불가
- 개인 노트북의 modelsim에서 진행




Modelsim Simulation




Xilinx ISE – RTL Synthesis by XST

• 프로젝트 생성 및 add files



Xilinx ISE – RTL Synthesis by XST

• 성공적으로 합성 완료



Device utilization summary:

Selected Device : 2v8000ff1152-5

 Number of Slices:
 45 out of 46592
 0%

 Number of Slice Flip Flops:
 44 out of 93184
 0%

 Number of 4 input LUTs:
 79 out of 93184
 0%

 Number of IOs:
 75

 Number of bonded IOBs:
 75 out of 824
 9%

 IOB Flip Flops:
 1

 Number of BRAMs:
 1 out of 168
 0%

 Number of GCLKs:
 2 out of 16
 12%

Advanced HDL Synthesis Report

Macro Statistics

32x32-bit multiplier

Adders/Subtractors

Multipliers

사용된 의미있는 Datapath Component 나열 Fpga 내의 resources를 사용한 것

32-bit adder : 1 32-bit addsub : 1 # Registers : 8 Flip-Flops : 8 # Latches : 35 1-bit latch : 2 3-bit latch : 1 32-bit latch . 31 4-bit latch : 1 # Multiplexers . 3 32-bit 26-to-1 multiplexer : 2 32-bit 4-to-1 multiplexer : 1 # Logic shifters . 2 32-bit shifter logical left : 1 32-bit shifter logical right : 1

CLB: Lookup table + flip-flop

Slices: CLB와 Lookup table 사이의 계층 (네 개의 slice가 한 개의 CLB)

Slice flip-flop을 사용하지 않는 Slice 존재

IO는 모두 bonded IOB (실체 칩 밖의 IO pin이 모두 매핑된 상태)

: 1

: 2

Block RAMs : core generator로 생성한 SRAM

Xilinx ISE – RTL Synthesis by XST

```
Asynchronous Control Signals Information:
                                                                                                 No asynchronous control signals found in this design
Timing constraint: Default period analysis for Clock 'GPP Core/ not00071
 Clock period: 5.730ns (frequency: 174.520MHz)
                                                                                                 Timing Summary:
 Total number of paths / destination ports: 1552 / 32
                                                                                                 -----
                                                                                                                    최소 동작 속도: 5.730ns
                                                                                                 Speed Grade: -5
Delay:
              5.730ns (Levels of Logic = 33)
                                                                                                                    최대 주파수: 174.520MHz
 Source:
               GPP_Core/PC_1 (LATCH)
                                                                                                   Minimum period: 5.730ns (Maximum Frequency: 174.520MHz)
               GPP_Core/PC_31 (LATCH)
 Destination:
 Source Clock:
                GPP Core/ not00071 falling
                                                                                                   Minimum input arrival time before clock: 2.213ns
 Destination Clock: GPP Core/ not00071 falling
                                                                                                   Maximum output required time after clock: 6.648ns
                                                                                                   Maximum combinational path delay: No path found
 Data Path: GPP_Core/PC_1 to GPP_Core/PC_31
                                                                                                 Timing Detail:
                fanout Delay Delay Logical Name (Net Name)
                                                                Critical Path 구성
                                                                                                 All values displayed in nanoseconds (ns)
   LD:G->Q
                    3 0.586 0.878 GPP Core/PC 1 (GPP Core/PC 1)
   LUT1:I0->O
                    0.000 GPP_Core/Madd_addsub0000_cy<1> (GPP_Core/Madd_addsub0000_cy<1>)
   MUXCY:S->O
   MUXCY:CI->O
                               0.00 GPP_Core/Madd_addsub0000_cy<2> (GPP_Core/Madd_addsub0000_cy<2>)
   MUXCY:CI->O
                               0.000 GPP Core/Madd addsub0000 cy<3> (GPP Core/Madd addsub0000 cy<3>)
                               0.000 GPP_Core/Madd_addsub0000_cy<4> (GPP_Core/Madd_addsub0000_cy<4>)
   MUXCY:CI->O
                               0.000 GPP_Core/Madd_addsub0000_cy<5> (GPP_Core/Madd_addsub0000_cy<5>)
   MUXCY:CI->O
   MUXCY:CI->O
                               0.000 GPP_Core/Madd_addsub0000_cy<6> (GPP_Core/Madd_addsub0000_cy<6>)
                               0.000 GPP Core/Madd_addsub0000_cy<7> (GPP_Core/Madd_addsub0000_cy<7>)
   MUXCY:CI->O
                      1 0.046
   MUXCY:CI->O
                               0.000 GPP Core/Madd addsub0000 cy<8> (GPP Core/Madd addsub0000 cy<8>)
                      1 0.046
                                                                                                                            0.000 GPP_Core/Madd_addsub0000_cy<18> (GPP_Core/Madd_addsub0000_cy<18>)
   MUXCY:CI->O
                               0.000 GPP Core/Madd addsub0000 cy<9> (GPP Core/Madd addsub0000 cy<9>)
                                                                                                                            0.000 GPP Core/Madd addsub0000 cy<19> (GPP Core/Madd addsub0000 cy<19>)
                               0.000 GPP Core/Madd addsub0000_cy<10> (GPP_Core/Madd_addsub0000_cy<10>)
   MUXCY:CI->O
                      1 0.046
                                                                                                                            0.000 GPP Core/Madd addsub0000 cy<20> (GPP Core/Madd addsub0000 cy<20>)
   MUXCY:CI->O
                               0.000 GPP_Core/Madd_addsub0000_cy<11> (GPP_Core/Madd_addsub0000_cy<11>) >0
                      1 0.046
                                                                                                                            0.000 GPP Core/Madd addsub0000 cy<21> (GPP Core/Madd addsub0000 cy<21>)
                               0.000 GPP Core/Madd addsub0000 cy<12> (GPP Core/Madd addsub0000 cy<12>) >0
   MUXCY:CI->O
                                                                                                                            0.000 GPP_Core/Madd_addsub0000_cy<22> (GPP_Core/Madd_addsub0000_cy<22>)
                                                                                                                            0.000 GPP_Core/Madd_addsub0000_cy<23> (GPP_Core/Madd_addsub0000_cy<23>)
   MUXCY:CI->O
                      1 0.046
                               0.000 GPP_Core/Madd__addsub0000_cy<13> (GPP_Core/Madd__addsub0000_cy<13>)
                                                                                                                            0.000 GPP_Core/Madd_addsub0000_cy<24> (GPP_Core/Madd_addsub0000_cy<24>)
   MUXCY:CI->O
                               0.000 GPP Core/Madd addsub0000 cy<14> (GPP Core/Madd addsub0000 cy<14>)
                                                                                                                            0.000 GPP_Core/Madd_addsub0000_cy<25> (GPP_Core/Madd_addsub0000_cy<25>)
   MUXCY:CI->O
                               0.000 GPP Core/Madd addsub0000 cy<15> (GPP Core/Madd addsub0000 cy<15>)
                                                                                                                            0.000 GPP_Core/Madd_addsub0000_cy<26> (GPP_Core/Madd_addsub0000_cy<26>)
                               0.000 GPP_Core/Madd_addsub0000_cy<16> (GPP_Core/Madd_addsub0000_cy<16>) >0
   MUXCY:CI->O
                                                                                                                            0.000 GPP_Core/Madd_addsub0000_cy<27> (GPP_Core/Madd_addsub0000_cy<27>)
   MUXCY:CI->O
                               0.000 GPP_Core/Madd_addsub0000_cy<17> (GPP_Core/Madd_addsub0000_cy<17>) >0
                                                                                                                            0.000 GPP Core/Madd addsub0000 cy<28> (GPP Core/Madd addsub0000 cy<28>)
                                                                                                                            0.000 GPP_Core/Madd__addsub0000_cy<29> (GPP_Core/Madd__addsub0000_cy<29>)
                                                                                                    MUXCY:CI->O
                                                                                                   MUXCY:CI->O
                                                                                                                            0.000 GPP Core/Madd addsub0000 cy<30> (GPP Core/Madd addsub0000 cy<30>)
                                                                                                   XORCY:CI->O
                                                                                                                           0.480 GPP_Core/Madd_addsub0000_xor<31> (GPP_Core/_addsub0000<31>)
                                                                                                                  1 0.382 0.000 GPP_Core/_mux0026<31>1 (GPP_Core/_mux0026<31>)
  5.730ns : 가상 이상적인 Clock
                                                                                                                   0.322
                                                                                                                             GPP_Core/PC_31
```

• 실제 동작 시 delay로 인해 실행 시간이 더 늘어날 것™

5.730ns (4.372ns logic, 1.358ns route) (76.3% logic, 23.7% route)

Hardware Performance Evaluation

- Modelsim simulation 결과
 - 2070ns 소요
 - Clock 주기 : 20ns
- 총 103.5 사이클
 - Testbench 초기 설정 : 20 사이클 (SRAM 데이터 입력 포함)
 - GPP 초기 설정: 3 사이클
 - 한 명령어 당 5 사이클 (fetch1, fetch2, decode, execute1, execute2) x 16 : 80사이클
 - GPP 종료 1 사이클

Analysis	Total Cycle Counts	Critical Path Delay /Operating Frequency	Execution Time (Cycle Count x Critical Path Delay)
Hardware (<i>Two-Procedure RTL)</i>	103.5	5.730ns / 174.520MHz	103.5 X 5.730 ns = 593.055 ns

Attempt Review

- Register module 합성
 - 합성 시 @* 민감도 문제 -> en로 변경

- S_execute -> S_execute1, S_execute2, S_execute3
 - 값 가져오기, 연산하기, 레지스터에 반영하기로 분리
 - Delay 제거를 위한 State 분리 작업 후 timing 문제 발생
 - -> 개별 Register module 삭제 및 내부 변수로 변경

```
reg [(`RA_WIDTH-1):0] R1_Addr, R2_Addr, W_Addr;
wire [(`D_WIDTH-1):0] R1_Data, R2_Data;
reg [(`D_WIDTH-1):0] W_Data;
reg R1_en, R2_en, W_en, dis;

RegFile register(R1_Addr, R2_Addr, W_Addr, R1_en, R2_en, W_en,
R1_Data, R2_Data, W_Data, Clk, Rst, dis);
```

```
uint32_t regi[32] = {0,};
uint32_t op, rs, rt, rd, sh, fn, im;
```


Attempt Review

- Devide
 - / 연산자 사용하여 합성 시 에러 발생 -> BSR로 대체
- BSR module
 - 세부 모듈 output 에러 -> 세부 모듈 삭제 및 BSR에서 개별 진행
 - State 이동 시 delay 문제 발생
 - -> 세부 모듈 삭제 및 ALU 내에서 case문으로 처리

```
3: begin
module BSR(en, BS_AMT, D_IN, D_OUT);
                                                                            case (operand2[2:0])
                                                                                 3'b100: result <= operand1 >> 2;
input en;
                                                                                 3'b010: result <= operand1 >> 1;
input [2:0] BS AMT;
                                                                            endcase
input [`D_WIDTH-1:0] D_IN;
                                      always @(en) begin
output reg ['D_WIDTH-1:0] D_OUT;
                                                                        end
                                          D TMP <= D_IN;
reg ['D_WIDTH-1:0] D_TMP;
                                          if (en) begin
                                              if (BS AMT[2])
BSR2 bsr2 (BS AMT[1], D IN, D TMP);
                                                 D_TMP <= {{2{D_TMP[`D_WIDTH-1]}}}, D_TMP[`D_WIDTH-1:2]};</pre>
BSR1 bsr1 (BS AMT[0], D TMP, D OUT);
                                              if (BS AMT[1])
                                                 D TMP <= {{D TMP['D WIDTH-1]}}, D TMP['D WIDTH-1:1]};
                                          D OUT <= D TMP;
```


Attempt Review

- Xilinx ISE install
 - 보안 경고 -> 설치 클릭
 - 설치 클릭 후 windows에 접근 불가능한 있어 해결하지 못하는 문제라 생각
- RTL Synthesis by XST





- Alert : 파일을 프로젝트 내로 복사한다는 안내일 뿐
- 이후 Data Path에 대한 report를 찾을 수 없어 합성 실패로 착각



Improvements

- Register: GPP 내 변수가 아닌, 실제 register 생성
- ALU: Divide 수행 시 BSR 사용
 - 추후 실수를 사용한 곱셈, 나눗셈 구현
- D-Cache(SRAM) 및 Memory(DRAM) 구현
 - 실제 GPP의 구조와 더 가까운 형태
 - Load, store 명령어 수행
- I-Cache 생성기 생성
 - 사용자가 명령을 입력하면 그에 맞는 마이크로 명령어를 자동으로 I-Cache에 추가하는 모듈 구현
 - $-a = b + c \rightarrow load b$, load c, add b c a, store a
- 이상적인 GPP 구현이 최종 목표

Thank you

Eunseo Ko

IT Engineering Sookmyung Women's University