
Taller de Sistemas Embebidos - 2024 2C - Parcial

oellidos.	Cosm					es: Fi			11.
ciertos (su	ıman): 🛨	H/2+7	Yer	os (rest	an): <u>#</u>	1/2+0		Nota: _	Sla
vor de ind	licar en cad	a punto	una úni	ca resp	uesta, la	a que co	nsidere	verdade	era.
Item 1	1 2	3	4	5	6	7	8	9	10
10									
20									
30									
40									
50	_	_							
60									
2. Un leng a. b. c. d. 3. El códig a. b.	Ninguna de la guaje de progra Especifica un Se usa p/escri Cuenta con su Ninguna de la go fuente debe Preprocessor, Preprocessor, Ninguna de la	mación es conjunto o bir prograr u propia sir s anteriore pasar por Compiler Compiler	i un lengua de instrucci mas y aplic ntaxis, estr es o Todas uno/vario (Assemble (Assemble	ije formal, ciones par caciones c ructura y c las anterio s pasos ar r r, Linker	que: a que una de software conjunto de pres (lo qu ntes de con	computad e y p/contr e comando e aplique a nvertirse e	ora realice olar sisten os al caso) n ejecutab	nas inform	áticos
	solución a Sist						at oddor,		
/ a.	Sólo Sistemas		os/Activad	los por Tie					
	Sietamae Dier								
1 B				or Tiempo	o por Ever	nto (Time-	and Event	Triggered S	Systems)
c.	Sólo Sistemas	s Disparad	os/Activad	or Tiempo los por Ev	o por Ever ento (Even	nto (Time- a t-Triggered	and Event- Systems)	Triggered S	Systems)
c.		s Disparad	os/Activad	or Tiempo los por Ev	o por Ever ento (Even	nto (Time- a t-Triggered	and Event- Systems)	Triggered S	Systems)
c. d. 5. Para el	Sólo Sistemas Ninguna de la Diseño/Desan	s Disparad s anteriore rollo/Depu	os/Activad es o Todas ración de	or Tiempo los por Evi las anteri Software,	o por Ever ento (Even ores (lo qu se recurre	nto (Time-a t-Triggered e aplique a a herrami	and Event- Systems) al caso) entas:	Triggered S	Systems)
c. d. 5. Para el	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio	s Disparad is anteriore rollo/Depu ones de co	os/Activad es o Todas iración de ntrol y aná	or Tiempo los por Evi las anteri Software, lisis, en e	o por Ever ento (Even ores (lo qu se recurre volución p	nto (Time-a t-Triggered e aplique a a herrami ermanente	and Event- Systems) al caso) entas:	Triggered	
c. d. 5. Para el	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat	s Disparad is anteriore rollo/Depu ones de co dizar o mejo	os/Activados es o Todas iración de ntrol y aná oran la velo	or Tiempo los por Ev las anteri Software, lisis, en e ocidad y p	o por Ever ento (Even ores (lo qu se recurre volución p recisión de	nto (Time- a t-Triggered e aplique a a herrami ermanente e los proce	and Event- I Systems) al caso) entas: B esos/subpl	Triggered \$	queridos
c. d. 5. Para et a. b.	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat Herramientas	s Disparad is anteriore rollo/Depu ones de co dizar o mejo s informátic	os/Activad es o Todas rración de ntrol y aná oran la velo cas: CASE	or Tiempo los por Ev las anteri Software, lisis, en e ocidad y p (Diagrami	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ng/Modeli	nto (Time- a t-Triggered e aplique a a herrami ermanento e los proce ng/Analysi	and Event- l Systems) al caso) entas: e esos/subpi	Triggered \$	queridos
c. d. 5. Para et a. b.	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat	s Disparad is anteriore rollo/Depu ones de co dizar o mejo s informátic	os/Activad es o Todas rración de ntrol y aná oran la velo cas: CASE	or Tiempo los por Ev las anteri Software, lisis, en e ocidad y p (Diagrami	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ng/Modeli	nto (Time- a t-Triggered e aplique a a herrami ermanento e los proce ng/Analysi	and Event- l Systems) al caso) entas: e esos/subpi	Triggered \$	queridos
c. d. 5. Para el a. b. c.	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat Herramientas	s Disparad is anteriore rollo/Depu ones de co dizar o mejo s informátic as anteriore	os/Activados o Todas rración de ntrol y aná oran la vele cas: CASE es o Todas	or Tiempo los por Ev las anteri Software, lisis, en e ocidad y p (Diagrami las anteri	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ng/Modeli ores (lo qu	nto (Time- a t-Triggered e aplique a a herrami ermanente e los proce ng/Analysi e aplique a	and Event- i Systems) al caso) entas: e esos/subpi s Tools, Co al caso)	Triggered S rocesos rec entral Repo	queridos ository,)
c. d. 5. Para el a. b. c.	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat Herramientas Ninguna de la Diseño/Desan	s Disparad is anteriore rollo/Depu ones de co dizar o mejo s informátic as anteriore rollo/Depu	os/Activados o Todas ración de ntrol y aná oran la velo cas: CASE es o Todas ración de	or Tiempo los por Evi las anterio Software, lisis, en e ocidad y p (Diagrami las anterio Software	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ing/Modeli ores (lo qu de SE, la A	nto (Time- a t-Triggered e aplique a a herrami ermanente e los proce ng/Analysi e aplique a	and Event- i Systems) al caso) entas: e esos/subpi s Tools, Co al caso)	Triggered S rocesos rec entral Repo	queridos ository,)
c. d. 5. Para el a. b. c. d. 7. Para el	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat Herramientas Ninguna de la Diseño/Desan Startup (Inicio Main (Program	s Disparad s anteriore rollo/Depu ones de co cizar o mejo s informátic s anteriore rollo/Depu o) => Inicia ma Principa	os/Activados o Todas rración de ntrol y aná oran la vele cas: CASE es o Todas rración de lizaciones al) => Itera	or Tiempo los por Evi las anterio Software, lisis, en e ocidad y p (Diagrami las anterio Software o básicas d ción perpe	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ng/Modeli ores (lo qu de SE, la A lel MCU etua de Tal	nto (Time- a t-Triggered e aplique a e a herrami ermanente e los proce ng/Analysi e aplique a plicación (and Event- I Systems) al caso) entas: Bisos/subpi s Tools, Ci al caso) escrutar, j	Triggered S rocesos rec entral Repo procesar, a	queridos ository,) octuar):
c. d. 5. Para el a. b. c. (d.) 6. Para el a.	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat Herramientas Ninguna de la Diseño/Desar Startup (Inicio	s Disparad s anteriore rollo/Depu ones de co cizar o mejo s informátic s anteriore rollo/Depu o) => Inicia ma Principa	os/Activados o Todas rración de ntrol y aná oran la vele cas: CASE es o Todas rración de lizaciones al) => Itera	or Tiempo los por Evi las anterio Software, lisis, en e ocidad y p (Diagrami las anterio Software o básicas d ción perpe	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ng/Modeli ores (lo qu de SE, la A lel MCU etua de Tal	nto (Time- a t-Triggered e aplique a e a herrami ermanente e los proce ng/Analysi e aplique a plicación (and Event- I Systems) al caso) entas: Bisos/subpi s Tools, Ci al caso) escrutar, j	Triggered S rocesos rec entral Repo procesar, a	queridos ository,) octuar):
c. d. 5. Para et a. b. c. d. 6. Para et a. b.	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat Herramientas Ninguna de la Diseño/Desan Startup (Inicio Main (Program	s Disparad is anteriore rollo/Depu ones de co sizar o mejo informátic is anteriore rollo/Depu o) => Inicia ma Principa ejadores) d	os/Activados o Todas ración de ntrol y aná oran la velo cas: CASE es o Todas rración de lizaciones al) => Itera e Entrada	or Tiempo los por Evi las anterio Software, lisis, en el ocidad y p (Diagrami las anterio Software el básicas d ción perpei / Salida =:	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ing/Modeli ores (lo qu de SE, la A lel MCU etua de Tal	nto (Time- a t-Triggered e aplique a a herrami- ermanento e los proce ng/Analysi e aplique a plicación (reas (algori ón con el e	and Event- I Systems) al caso) entas: Bosos/subprist Tools, Coal caso) (escrutar, particular) exterior (eventar)	Triggered S rocesos rec entral Repo procesar, a	queridos ository,) octuar):
c. d. d. 5. Para el a. b. c. d. 6. Para el a. b. c.	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat Herramientas Ninguna de la Diseño/Desan Startup (Inicio Main (Progran Drivers (Mane Ninguna de la	s Disparad is anteriore rollo/Depu ones de co sizar o mejo informátic is anteriore rollo/Depu o) => Inicia ma Principa ejadores) d	os/Activados o Todas ración de ntrol y aná oran la velo cas: CASE es o Todas rración de lizaciones al) => Itera e Entrada	or Tiempo los por Evi las anterio Software, lisis, en el ocidad y p (Diagrami las anterio Software el básicas d ción perpei / Salida =:	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ing/Modeli ores (lo qu de SE, la A lel MCU etua de Tal	nto (Time- a t-Triggered e aplique a a herrami- ermanento e los proce ng/Analysi e aplique a plicación (reas (algori ón con el e	and Event- I Systems) al caso) entas: Bosos/subprist Tools, Coal caso) (escrutar, particular) exterior (eventar)	Triggered S rocesos rec entral Repo procesar, a	queridos ository,) octuar):
c. d. 5. Para et a. b. c. 6. Para et a. b. c. 7. ¿Qué e	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat Herramientas Ninguna de la Diseño/Desan Startup (Inicio Main (Progran Drivers (Mane Ninguna de la es GitHub?	s Disparad is anteriore rollo/Depu ones de co izar o mejo informátic is anteriore rollo/Depu o) => Inicia ma Principa ejadores) d is anteriore	os/Activados o Todas ración de ntrol y aná oran la vele cas: CASE es o Todas ración de lizaciones al) => Itera e Entrada es o Todas	or Tiempo los por Evi las anterio Software, lisis, en el ocidad y p (Diagrami las anteri Software el básicas d ción perpo / Salida =: las anteri	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ing/Modeli ores (lo qu de SE, la A lel MCU etua de Tai ores (lo qu ores (lo qu	ato (Time- a t-Triggered e aplique a a herrami- ermanento e los proce ng/Analysi e aplique a plicación (reas (algori ón con el e e aplique a	and Event- I Systems) al caso) entas: Bosos/subpos s Tools, Coal caso) fescrutar, posterior (eventas) exterior (eval caso)	rocesos rec entral Repo procesar, a rentos/sino	queridos ository,) octuar):
c. d. 5. Para et a. b. c. 6. Para et a. b. c. 7. ¿Qué e a.	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat Herramientas Ninguna de la Diseño/Desar Startup (Inicio Main (Program Drivers (Mane Ninguna de la es GitHub? Es un sistemas	s Disparad s anteriore rollo/Depu ones de co cizar o mejo s informátic s anteriore rollo/Depu o) => Inicia na Principa ejadores) d as anteriore a de gestió	os/Activados o Todas ración de ntrol y aná oran la vele cas: CASE es o Todas rración de tizaciones al) => Itera es o Todas n de códig	or Tiempo los por Evi las anterio Software, lisis, en el ocidad y p (Diagrami las anteri Software el básicas d ción perpo / Salida == las anteri to fuente y	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ng/Modeli ores (lo qu de SE, la A lel MCU etua de Tar > Interacci ores (lo qu control de	nto (Time-a t-Triggered e aplique a a herrami ermanente e los proce ng/Analysi e aplique a plicación (reas (algor ón con el e e aplique	and Event- I Systems) al caso) entas: Bosos/subpos s Tools, Coal caso) fescrutar, posterior (eventas) exterior (eval caso)	rocesos rec entral Repo procesar, a rentos/sino	queridos ository,) octuar):
c. d. 5. Para et a. b. c. 6. Para et a. b. c. 7. ¿Qué e	Sólo Sistemas Ninguna de la Diseño/Desan Con prestacio Para sistemat Herramientas Ninguna de la Diseño/Desan Startup (Inicio Main (Progran Drivers (Mane Ninguna de la es GitHub?	s Disparad s anteriore rollo/Depu ones de co cizar o mejo s informátic s anteriore rollo/Depu o) => Inicia ma Principa ejadores) d as anteriore a de gestió o de alojam	os/Activados o Todas ración de ntrol y aná oran la vele cas: CASE es o Todas ración de lizaciones al) => Itera es Entrada es o Todas n de códig niento (hos	or Tiempo los por Evi las anterio Software, lisis, en el ocidad y p (Diagrami las anterio Software el básicas d ción perpe / Salida = 3 las anterio o fuente y esting) para	o por Ever ento (Even ores (lo qu se recurre volución p recisión de ng/Modeli ores (lo qu de SE, la A lel MCU etua de Tar ores (lo qu repositori	at-Triggered e aplique a a herrami ermanente e los proce ng/Analysi e aplique a plicación (reas (algor ón con el e e aplique a e versiones os	and Event- I Systems) al caso) entas: Bisos/subpis Tools, Cial caso) escrutar, I exterior (eval caso)	rocesos recentral Reportocesar, a	queridos ository,) octuar): cronismos

8. En una	arquitectura de computadora, el bus de datos sirve para:
/ a.	Derivar de la unidad solicitanta (procesador), especificar a qué unidad/elemento acceder
√ (b.)	Transferir información entre la unidad solicitante y otra unidad
C.	Especificar qué hacer: dirección de las transferencias (lectura o escritura) y cuándo hacerlo
d.	Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
9. Los fab	ricantes de silicio que usan microdores ARM, pueden aprovechar la disponibilidad de:
a.	Amplia gama de recursos com partidos
b.	Herramientas de desarrollo, lenguajes de programación y sus compiladores
/ c.	Sistemas operativos, Depuradores, etc.
100	Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
10. Cuand	o un ingeniero tiene que diseñar una nueva solución SoC, primero genera un prototipo:
a.	Que no permite la verificación de la cantidad de memoria necesaria para el proyecto
, b.	Que no permite la verificación del tiempo de respuesta del sistema
V @	El producto final no dependerá de un SDK, pero un SDK ayudará en su diseño
	Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-	uardar y ejecutar las operaciones, se utilizan registros como fuentes y destinos de datos:
	Un registro particular como registro de flags o registro de estado
a.	En los procesadores modernos puede haber uno solo
b.	Para escribir o leer registros, el acceso se realiza a través de uno o más buses de datos externos
C.	To be a second as a second as a second as a second
d.	
12. El pipe	lining, pero trae problemas al ejecutar una instrucción de bifurcación (Branch o Jump):
a.	La dirección de la siguiente instrucción se conocerá al completar la ejecución de la siguiente
√ (b)	Es necesario retrasar la siguiente recuperación e interrumpir el pipeline
c.	Es positivo porque un programa tiene muchas más bifurcaciones que instrucciones
d.	
13. Para tr	ansferir instrucciones/datos dentro y fuera del procesador, se requiere de dos más buses:
a.	von Newman, instrucciones y datos no comparten el mismo par de bus de direcciones y datos
b.	Harvard, instrucciones y datos comparten el mismo par de bus de direcciones y datos
/c.	von Newman es menos potente en términos de eficiencia informática que Harvard
V (d.)	Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
14. En un	procesador ARM Cortex M, la palabra de datos es de:
	8 bits
b.	8 bits o 16 bits
C.	16 bits o 32 bits
d.	Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
15. Los tip	os de memorias disponibles según su capacidad de retener o no datos son:
	ROM/PROM/EPROM/OTP EPROM volátiles
	EEPROM/FLASH/FRAM/MRAM no volátiles
100	SRAM/SSRAM no volátiles
	Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
_	c-M0 y -M0+ ofrecen:
	Un conjunto de instrucciones mínimo
	El consumo de energía más alto de la familia Cortex-M
	2 - C T 5 (SC) T 5 (SC) 5 (SC) 5 (SC) C C C C C C C C C C C C C C C C C C
	Un rendimiento mayor Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
	agramas de estado de Harel, introducen un enfoque:
	Modular, jerárquico y no estructurado
	Sin estados compuestos, ortogonalidad (paralelismo)
	Con comunicación (c/sincronización)
d.	Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)



Extended light switch example as a Harel statechart with composite states

18. Para el diagrama de estado de Harel de la figura, al recibir la siguiente secuencia de entradas:

Indicar por qué estados evolucionará el diagrama luego de ser reiniciada:

a.	Reset	=> LIGHT OFF.
b.	ON_pressed	=> MANUAL MODE
c.	ON_pressed	=> MANUAL MODE
d.	ON_pressed	=> MANUAL MODE
e.	MOT_pressed	=> NO MORION DETECTED
f.	motion_detected	= JOHOU DET CIED
g.	ON_pressed	=> MODINGER CONTROTED MANUAL WOODE
h.	OF_pressed	=> Light Off.
i.	fin	

19. Para el diagrama de estado de Harel de la figura, al recibir la siguiente secuencia de entradas:

Indicar por qué valores evolucionará la variable brigghtness (estado a estado) luego de ser reiniciada:

a.	Reset	=>_	0	
b.	ON_pressed	=>	1	
c.	ON_pressed	=>	2	
d.	ON_pressed	=>	3	
ę.	MOT_pressed	=>	0	
f.	motion_detected	=>	3	
g.	ON_pressed	=>	7	-
h.	OF_pressed	=>	0	/
i.	fin	9995-1-		

- 20. Conceptos básicos de los puertos de entrada/salida digital del microcontrolador:
 - a. No se deberá configurar la dirección deseada al inicializar el sistema (encendido o reinicio)
 - b. No se podrá configurar el valor inicial o el valor de reposo
 - C Se podrá configurar la topología de salida (push-pull, open drain, ..., c/Reull_up, c/Reulloown, ...)
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 21. Conceptos básicos de los puertos de salida digital del microcontrolador, conectado a una carga:
 - a. El uC (fuente) suministra la corriente para accionar el dispositivo (carga), sólo push-pull
 - b. La corriente fluye de la alimentación del uC al pin de salida y a través de la carga a tierra
 - c. El límite de corriente (IoH) dependerá del tipo de uC y del pin específico (validar c/hoja de datos)
 - (d.) Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)

- 22. Conceptos básicos de los puertos de salida digital del microcontrolador, conectado a un LED:
 - a. Vea que la corriente que circula por el LED no exceda el límite de corriente del pin de salida
 - b. Vea que la suma de corriente que circula por c/LED no exceda el límite de corriente del uC
 - Vea que la suma de corriente que circula por c/carga no exceda el límite de corriente del uC
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 23. Conceptos básicos de los puertos de salida digital del microcontrolador, conectado a un FET canal N:
 - Para componentes que requieren más corriente o tensión que los que pueden manejar el uC
 - El pin de salida digital del uC se conecta al pin gate del FET canal N
 - El pin drain del FET canal N se conecta a alimentación (vía carga) y el pin source a tierra
 - Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 24. Conceptos básicos de los puertos de entrada/salida digital del microcontrolador, contacto seco:
 - a. (libre de tensión) es un interruptor en que la tensión la suministra una fuente externa
 - Se conocen como contactos activos o calientes
 - No proporciona aislamiento y seguridad esenciales en los sistemas eléctricos
 - Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 25. El diagrama de bloque de un STM32FXXXYY, Peripheral Memory Addresses:
 - a. Cada bus de la memoria (AHB1, AHB2, AHB3, ...) no tiene una velocidad máxima asignada
 - b. Bloques de 50 KB están asignados a los puertos GPIO A, B, C, D, F, ... respectivamente
 - c. Hay bloques no utilizados, que no tiene un impacto significativo en las asignaciones de puertos
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 26. El diagrama de bloque de un STM32FXXXYY, HAL_GPIO Module, controlador de salida (opciones):
 - El pin de GPIO tiene resistencias conectadas al pin: Pull-up (no válida)
 - El pin de GPIO tiene resistencias conectadas al pin: Pull-down (no válida)
 - El pin de GPIO tiene resistencias conectadas al pin: Neither (válida)
 - Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- El diagrama de bloque de un STM32FXXXYY, HAL_GPIO Module, controlador de entrada/salida:
 - La HAL no se basa en la estructura C GPIO_InitStruct para configurar cualquier pin de GPIO
 - (b.) El método de la HAL HAL_GPID_TogglePin() invierte el nivel de un pin de GPIO
 - c. El método de la HAL HAL_GPIO_EXTI_Callback() conectado al IRQ EYTI de un pin de GPIO
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 28. El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), Interrupciones:
 - a. El evento que la causa se denomina evento asincrónico
 - No las utilizan los canales de comunicación de datos
 - c. No las utilizan los procesos de acceso directo a la memoria (DMA)
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), NVIC:
 - a. Conectado dentro del núcleo Cortex-M
 - b. Incompatible con CMCIS (diferente tipo de registros de control/configuración que GPIO)
 - Integrado al software HAL y usa sus propias estructuras C para configurar sus registros
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 30. El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), NVIC:
 - A las interrupciones también se les puede asignar un nivel de prioridad
 - b. Una interrupción de menor prioridad puede interrumpir a una interrupción de mayor prioridad
 - Un registro de 12 bits tiene níveles de prioridad de interrupción (hasta 256 níveles de prioridad)
 - Minguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 31. El diagrama de bloque de un STM32FXXXYY, NVIC, 5 eventos posteriores al reconocimiento de una IRQ:
 - a. No se completará la instrucción que se está ejecutando actualmente
 - Se suspenderá el hilo actualmente en ejecución
 - c. El contenido de 18 registros se almacenará en la pila
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)

21/2

- 32. El diagrama de bloque de un STM32FXXXYY, NVIC, la ISR:
 - a. La ISR es un módulo de software compacto, para una tarea que respalda el dispositivo de IRQ
 - De haber una implementación con una ISR grande que da servicio a muchas fuentes de IRQ
 - Se emplea una técnica de encuesta (polling) para determinar la fuente exacta de la IRQ
 - (d.) Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 33. El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), Timers:
 - Tienen muchos usos, generar una base de tiempo precisa
 - Tienen muchos usos, medir la frecuencia de un tren de pulsos digitales entrante
 - c. Tienen muchos usos, medir el tiempo transcurrido en una señal de salida
 - Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 34. El diagrama de bloque de un STM32FXXXYY, Timers, existen 5 categorías de timers STM:
 - a. Avanzado: Todas las características del timer GP
 - Funciones adicionales relacionadas con el control del motor y la conversión de energía digital
 - Hay tres salidas complementarias disponibles con una entrada de apagado de emergencia
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 35. El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), ADC SAR:
 - a. El ADC real de microcontroladores STM utiliza 12 bits
 - Un COMPARATOR entre V-IN y V-DAC, genera un 1 si V-IN> V-DAC; de lo contrario, genera un 0
 - El módulo SAR LOGIC se desplazará 1 bit hacia la derecha y repetirá el proceso de comparación
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 36. El diagrama de bloque de un STM32FXXXYY, ADC SAR, modos de conversión:
 - a. Mutti-channel Scan/Single Conversion, es el modo más simple
 - Se muestrean múltiples líneas analógicas de entrada y luego se convierte en números digitales
 - Luego, el número se lee del ADC y se utiliza en cualquier aplicación que lo requiera
 - Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 37. El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), ADC SAR:
 - a. La HAL no se basa en la estructura C ADC_HandleTypeDef para configurar cualquier ADC
 - b. El método de la HAL HAL_ADC_Start() inicia la conversión
 - El método de la HAL HAL_ADC_GetValue() borra la conversión
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 38. El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), Timer PWM:
 - a. Cada registro CCRx tiene una entrada del registro del contador de temporizador común (CNT)
 - b. Cada registro CCRx tiene su propia entrada de frecuencia de reloj preescalada
 - c. Esta disposición permite implementar una salida de tren de pulsos PWM muy flexible
 - (d.) Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 39. El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), SPI:
 - a. Es de las interfaces de comunicación del tipo "Inter System Protocol"
 - Es de las interfaces de comunicación del tipo "full duplex", "bidireccional"
 - c. Es de las interfaces de comunicación que puede tener muchos nodos principales
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 40. El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), SPI:
 - a. El dispositivo que genera la señal de reloj se denomina nodo principal
 - La conexión de líneas entre el nodo principal y el subnodo es: MISO <= SDI
 - La señal de /CS (chip select), salida del subnodo se utiliza para seleccionar al principal
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 41. El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), I2C:
 - Es de las interfaces de comunicación para conectar sólo dos dispositivos diferentes
 - Es de las interfaces que no ayudan a reducir la cantidad de GPIO digitales del microcontrolador
 - (c) Es de las interfaces de comunicación del tipo "half duplex", "bidireccional"
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)

- 42. El diagrama de bloque de un STM32FXXXYY, usado en la placa NUCLEO-FXXXZZ (SDK), I2C:
 - a. El protocolo sólo permite conectar dispositivos de igual velocidad al microcontrolador
 - (b) La línea SDA es para que el nodo principal y el subnodo envien/reciban datos
 - La señal de reloj siempre está controlada por el subnodo
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 43. TPO-05 3er Proyecto p/placa NUCLEO-F103RB (Event Driven System (EDS) -...), en la práctica se pide:

Se implementa un ejecutor cíclico de tareas

Cuyas tareas tienen los tipos estructuras de configuración (cfg) y datos (dta)

Se observó la evolución del campo WCET, Worst-case execution time (microseconds)

- a. task_a, Blocking Code, se ejecuta por ocurrencia de ticks
- task_b, Non-Blocking Code, se ejecuta de forma asincrónica (no se ejecuta línea por línea)
- c. task_c, Update by Time Code, se ejecuta de forma sincrónica (se ejecuta línea por línea)
- d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 44. TP1-01 My First Statechart, en la práctica se pide:

Al ingresar por primera vez al sitio de Itemis Create Cloud Editor => se genera automáticamente el modelo My First Statechart

El editor le propone un recorrido, que le sugiere realizar un fin de familiarizarse con el mismo

- a. Un statechart puede tener variables y modificarlas
- b. Un evento puede tener una guarda que opera como una proposición "AND"
- c. La sincronización entre statecharts es mediante el riase de un evento
- (d) Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
- 45. TP2-01 4to Proyecto p/placa NUCLEO-F103RB (Sensor Statechart) (1 sensor), en la práctica se pide: Codificar la tarea modelo del sensor: Sensor Statechart para 1 sensor (BTN_A => B1 Blue PushButton), generación periódica (tal como la tarea task_c del proyecto tdse-tp0_05-hw_sw_test) de estímulos leyendo 1 sensor, compilar, depurar y actualizar el repositorio
 - a. Cada sensor produce un evento de la máquina de estado
 - b. Cada estado produce dos "case" en el "switch" de la máquina de estado
 - c. Cada evento produce un "if" en el "case" del estado al que afecta/excita
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)