

دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکده مهندسی برق

پروژه میانترم درس مدارهای منطقی برنامه پذیر

MIPS گزارشکار پیاده سازی و شبیه سازی پردازنده (Multi cycle)

نگارش مهدیه سادات بنیس معصومه محمدخانی

استاد درس دکتر محمدرضا پورفرد

اردیبهشت ۱۴۰۲

چكىدە

پردازنده MIPS Multi-cycle یک پردازنده دستورالعمل ثابت (RISC) است که برای پردازش دادههای ۳۲ بیتی طراحی شده است. در این پردازنده، دستورات به صورت چرخههای گوناگون اجرا میشوند و هر چرخه شامل چندین مرحله است.

ماژولهای این پردازنده شامل ماژول کنترل کننده، ماژول حافظه، ماژول آدرسدهی، ماژول واحد منطقی حسابی)، ماژول رجیسترها و ماژولهای مربوط به دستورات مختلف مانند دستورات حرکت داده، دستورات مقایسهای و دستورات فراخوانی هستند.

ماژول کنترلکننده مسئول مدیریت چرخهها و کنترل اجرای دستورات است. ماژول حافظه برای ذخیره دادهها و دستورات استفاده میشود و ماژول آدرسدهی مسئول محاسبه آدرسهای حافظه مورد نیاز است. ماژول ALU، دستورات حسابی و منطقی را اجرا میکند و ماژول ثباتها، مقادیر موقت را در هنگام اجرای جرخههای مختلف نگهداری میکنند.

دستورات حرکت داده برای انتقال دادهها بین ثباتها و حافظه، دستورات مقایسهای برای مقایسه دادهها و انجام شرطی، و دستورات فراخوانی برای فراخوانی زیربرنامهها و اجرای آنها استفاده میشوند.

به طور کلی، پردازنده MIPS Multi-cycle با استفاده از ماژولهای مختلف، دستورات مختلف را اجرا می کند. می کند و به صورت چرخهای و با دقت بالا، دادههای ۳۲ بیتی را پردازش می کند.

در این پروژه قصد داریم این پردازنده را با کد VHDL در محیط ise طراحی و پیاده سازی کنیم. در انتها با نوشتن تست بنچ آن را اجرا کرده و نتایج شبیه سازی و همچنین توضیحات بیشتر را ضبط کردیم. به علت حجم بالا فایل کدها و ویدیو ها در گوگل درایو بارگذاری و لینک آن در ادامه قرار گرفته شده است.

https://drive.google.com/drive/folders/\av_rJbpZjyBzwJcjMCc\gn\CqCRmEzz\ata?usp=share_link

فهرست مطالب صفحه

İ	چکیده
1	فصل اول مقدمه
fMemory data registe	فصل دوم پیاده سازی Instruction Memory و r
۴	Instruction Memory 1-7
Υ	Memory data register ۲-۲
۱۰Register File	فصل سوم پیادہ سازی Instruction Register و e
	Instruction Register \-\
17	Register File ۲-۳
16	فصل چهارم پیاده سازی $ m ALU$ و $ m ALU$
14	۱-۴ انواع دستورات در پردازنده MIPS
71	ALU control 7-۴
77	ALU ۳-۴
۲۶	فصل پنجم پیاده سازی Control unit
٣۵	فصل ششم پیاده سازی PC و Sign Extend
	PC \-9
٣٧	Sign Extend 7-9
٣٩	فصل هغتم Top Module
۴۵	منابعمنابع

فصل اول

مقدمه

پردازنده Multi-Cycle MIPS یک پردازنده کامپیوتری است که برای اجرای دستورات مختلف در برنامه های کامپیوتری استفاده می شود. این پردازنده بر اساس معماری $^{\text{NMIPS}}$ طراحی شده است که یک معماری پردازشی $^{\text{RISC}}$ است.


در پردازنده Multi-Cycle MIPS، هر دستور به چندین دور (Cycle) تقسیم می شود که هر دور شامل یک مرحله از اجرای دستور است. به عنوان مثال، برای اجرای یک دستور ساده مانند افزایش مقدار یک رجیستر، سه دور زمانی (Cycle) نیاز است. در دور اول، دستور از حافظه خوانده می شود، در دور دوم، مقدار دستوری Opcode و آدرس رجیستر مورد نظر استخراج می شود و در دور سوم، مقدار اولیه رجیستر به علاوه یک می شود و نتیجه در رجیستر مورد نظر ذخیره می شود.

این روش پردازش چند دورهای، در مقایسه با روش پردازش یک دورهای، به دلیل اینکه هر دستور به چندین دور زمانی برای اجرا نیاز دارد، باعث کاهش فرکانس سیستم و افزایش زمان اجرای دستورات میشود. اما به دلیل سادگی طراحی و امکان پیادهسازی سختافزاری آسان، پردازنده Multi-Cycle MIPS به عنوان یک راهحل مناسب برای سیستمهایی با محدودیت منابع و امکانات محدود مانند Embedded Systems محسوب میشود. همچنین، این روش پردازش در مقایسه با روش پردازش یک دورهای، بهبود قابل توجهای در عملکرد و قابلیت اطمینان سیستم برای اجرای دستورات پیچیده مانند عملیاتهای حسابی و منطقی ارائه میدهد.

پردازنده Multi-Cycle MIPS شامل ماژولهای مختلفی است که هر کدام وظایف مشخصی را در پردازش دستورات انجام میدهند. شکل ۱-۱ نمایشگر شمای کلی از قسمت های مختلف این پردازنده است.

[\] Microprocessor without Interlocked Pipelined Stages

۲ Reduced Instruction Set Computer



شکل ۱-۱ شمای کلی از ماژول های پردازنده Multi-Cycle MIPS

در ادامه به طور خلاصه، ماژولهای مختلف در پردازنده Multi-Cycle MIPS را توضیح می دهیم:

- ۱. Instruction Memory: این ماژول برای خواندن دستورات از حافظه استفاده می شود. دستورات در حافظه بر پایه آدرس ذخیره شدهاند و در هر دوره زمانی، دستور بعدی از حافظه خوانده می شود.
- ۲. Register File: این ماژول برای ذخیره و خواندن مقادیر رجیسترها استفاده می شود. رجیسترها می توانند به عنوان منابع و مقصد دستورات استفاده شوند و همچنین مقادیر محاسباتی در آنها ذخیره می شوند.
- ۳. $^{'}$ این ماژول برای انجام عملیاتهای حسابی و منطقی استفاده میشود. در پردازش دستورات، مقادیر رجیسترها با استفاده از $^{'}$ $^{'}$ پردازش میشوند و نتیجه در رجیسترها ذخیره میشود.
- ۴. Data Memory: این ماژول برای خواندن و نوشتن دادهها به حافظه استفاده می شود. دادهها در حافظه بر پایه آدرس ذخیره شدهاند و با استفاده از این ماژول می توان آنها را خواند یا در آنها نوشت.

۵. Control Unit: این ماژول برای کنترل جریان دستورات و سیگنالهای سختافزاری در پردازنده استفاده می کند می شود. این ماژول بر اساس نوع دستورات و وضعیتهای دیگر در سیستم، سیگنالهای کنترلی را ایجاد می کند و به ماژولهای دیگر ارسال می کند تا پردازش دستورات به درستی انجام شود.

۶. PC': این ماژول برای حفظ آدرس دستور بعدی که باید اجرا شود، استفاده می شود. در هر دوره زمانی، آدرس دستور بعدی از PC خوانده می شود و PC به آدرس دستور بعدی به روزرسانی می شود.

۷. Sign-Extend: این ماژول برای تبدیل مقدار ۱۶ بیتی به ۳۲ بیتی استفاده می شود. این ماژول به عنوان ورودی یک مقدار ۱۶ بیتی با افزودن صفرهای لازم به سمت چپ آن را تولید می کند.

در کل، پردازنده Multi-Cycle MIPS شامل ماژولهای مختلفی است که هر کدام وظایف و عملکردهای مختلفی در پردازش دستورات انجام میدهند. با ترکیب این ماژولها، پردازنده Multi-Cycle MIPS به عنوان یک سیستم کامل پردازشی میتواند دستورات پیچیده را با سرعت و دقت بالا اجرا کرده و عملکرد مناسبی را به نمایش بگذارد.

در فصل های بعد نحوه پیاده سازی این ماژول ها با کد VHDL را توضیح میدهیم.

فصل دوم

پیاده سازی Instruction Memory و ata register

در این بخش به نحوه پیاده سازی و توضیحات تکمیلی در رابطه با ماژول های Instruction Memory و در این بخش به نحوه پیاده سازی و توضیحات تکمیلی در رابطه با ماژول های Memory data register

:Instruction Memory 1-7

ماژول "Instruction Memory" یک ماژول حافظه است که برای ذخیره و بازیابی دستورات برنامههای MIPS استفاده می شود. این ماژول به عنوان یکی از اجزای اصلی پردازنده MIPS، دستورات برنامه را از حافظه دریافت می کند و سپس آنها را به بخش کنترل پردازنده می فرستد تا برای اجرا آماده شوند.

در طراحی این ماژول، میتوان از یک آرایه حافظه استفاده کرد که دستورات برنامه در آن ذخیره شدهاند. برای مثال، در یک سیستم با حافظه ۴ کیلوبایتی، این آرایه میتواند شامل ۱۰۲۴ خانه باشد که هر خانه یک دستور ۴ بایتی (۳۲ بیتی) را نشان میدهد.

در فرآیند اجرای برنامه، با توجه به شماره دستور (instruction address) که توسط بخش کنترل پردازنده تولید می شود، آدرس از حافظه استخراج می شود و دستور موجود در آن آدرس از حافظه استخراج می شود و به بخش کنترل پردازنده ارسال می شود.

ماژول Instruction Memory میتواند به صورت سریال یا پارالل پیادهسازی شود. در حالت سریال، دستور استورات برنامه به صورت یکی پس از دیگری از حافظه استخراج میشوند و در حالت پارالل، چند دستور همزمان از حافظه استخراج میشوند. در هر دو حالت، حافظه دستورات باید بتواند دستورات را به صورت سریع و با دقت بالا بازیابی کند تا پردازنده بتواند برنامه را با سرعت بالا اجرا کند.

برای پیاده سازی این ماژول با کد VHDL یک ماژول با نام Memory_inst تعریف کردیم که شامل ورودی و خروجی های زیر است:

ورودى:

- memory_read •
- memory_write
 - address •
 - write_data
 - clk •
 - rst •

خروجي:

memory_data •

حافظه با استفاده از آرایه mem به صورت یک حافظه ۶۴ بایتی پیادهسازی شده است. هر خانه از حافظه به عنوان یک رشته باینری به طول ۸ بیتی نشان داده شده است.

برای نوشتن در حافظه، در فرآیندی که با کلاک سینکرونیزه شده است، اگر memory_write برابر با ۱ باشد و کلاک رو به بالا باشد، دادههای write_data در آدرس مشخص شده توسط seddress در حافظه نوشته می شوند. برای خواندن از حافظه، اگر memory_read برابر با ۱ باشد، دادههای موجود در آدرس مشخص شده توسط address در حافظه خوانده می شوند و در memory_data قرار داده می شوند. برای این منظور، دادههای بایتی (۳۲ بیتی) موجود در ۴ خانه پشت سر هم در حافظه، به صورت یک رشته ۳۲ بیتی در memory_data قرار داده می شوند.

در بخشی از کد که با کامنت auto generated مشخص شده است، دادههای باینری مربوط به چند دستور MIPS ذخیره شدهاند که میتوانند در شبیهسازی پردازنده MIPS به عنوان دادههای ورودی مورد استفاده قرار بگیرند.

قسمت هایی از کد در صفحات بعد آورده شده است.

```
entity Memory is
    Port ( memory read : in STD LOGIC;
           memory write : in STD LOGIC;
           address: in STD LOGIC VECTOR (31 downto 0);
           write data : in STD LOGIC VECTOR (31 downto 0);
           clk : in STD LOGIC;
           rst: in STD LOGIC;
           memory data : out STD LOGIC VECTOR (31 downto 0));
end Memory;
architecture Behavioral of Memory is
type A is array ( 0 to 63) of STD LOGIC VECTOR(7 downto 0);
signal mem: A := (
-- auto generated
-- lw $R0,47($R20)
0 => "10001110",
1 => "10000000",
2 => "00000000",
3 => "00101111",
-- addi $R1,$R3,50
4 => "00100000",
5 => "01100001",
6 => "00000000",
7 => "00110010",
-- addi $R2,$R3,48
8 => "00100000",
9 => "01100010",
10 => "00000000",
11 => "00110000",
-- add $R2,$R2,$R0
12 => "00000000",
13 => "01000000",
14 => "00010000",
15 => "00100000",
-- beg $R1,$R2,1
16 => "00010000",
17 => "00100010",
18 => "00000000",
19 => "00000001",
-- j 3
20 => "00001000",
21 => "00000000",
22 => "00000000",
23 => "00000011",
-- add $R0,$R1,$R2
24 => "00000000",
```

begin

```
process(clk, rst)
   begin
      ---if rst = '0' then
      --- mem <= (others => (others => '0'));
      ---end if;
      if rising edge(clk) and memory write = '1' then
         mem(to integer(unsigned(address))) <= write data(31 downto 24);
         mem(to integer(unsigned(address) + 1)) <= write_data(23 downto 16);</pre>
         mem(to_integer(unsigned(address) + 2)) <= write_data(15 downto 8);</pre>
         mem(to integer(unsigned(address) + 3)) <= write data(7 downto 0);
      end if:
   end process;
  memory data <= mem(to integer(unsigned(address))) &</pre>
                  mem(to_integer(unsigned(address) + 1)) &
                  mem(to integer(unsigned(address) + 2)) &
                  mem(to integer(unsigned(address) + 3)) when memory read = '1';
end Behavioral;
```

:Memory data register ۲-۲

Memory Data Register به عنوان یکی از اجزای اصلی یک سیستم پردازشی، برای ذخیره دادههایی استفاده می شود که باید در مراحل بعدی پردازش توسط پردازنده استفاده شوند. به عنوان مثال، وقتی که یک دستور برنامه توسط ماژول Instruction Memory دریافت شده، دادههایی که در این دستور استفاده شدهاند در رجیستر Memory Data Register ذخیره می شوند تا در مراحل بعدی پردازش توسط پردازنده استفاده شوند.

برای پیاده سازی این ماژول که یک رجیستر ۳۲ بیتی است و در هر لبه مثبت کلاک، داده های ورودی را دریافت کرده و در خروجی خود قرار می دهد، ورودی ها و خروجی های زیذ را تعریف کرده ایم:

ورودى:

- clk: کلاک سیستم
- rst: سیگنال ریست که در صورت فعال شدن، مقدار رجیستر را صفر می کند.
 - mem_input: دادههایی که از حافظه خوانده شدهاند.

خروجی:

• mem_output: دادهای که در رجیستر ذخیره شده است.

در طراحی این ماژول، از یک آرایه یک بعدی با طول ۱ به نام MemDataReg استفاده شده است. این آرایه، یک رجیستر ۳۲ بیتی را نشان میدهد که در هر لبه مثبت کلاک، دادههای ورودی را دریافت کرده و در خود ذخیره میکند.

در فرآیند اجرای کد، اگر سیگنال rst فعال شده باشد، مقدار رجیستر صفر می شود. در غیر این صورت، اگر کلاک رو به بالا باشد، داده های ورودی در رجیستر ذخیره می شوند و در خروجی قرار داده می شوند.

این ماژول به صورت سریال پیادهسازی شده است، به این معنی که تنها یک رجیستر وجود دارد و در هر لبه مثبت کلاک، دادههای ورودی در آن ذخیره میشوند. اما به راحتی میتوان این ماژول را به صورت پارالل پیادهسازی کرد، به این معنی که چندین رجیستر وجود داشته باشد و در هر لبه مثبت کلاک، دادههای ورودی به همهی این رجیسترها همزمان داده شوند و در آنها ذخیره شوند.

کد های این بخش در ادامه قابل مشاهدهاند.

```
entity MemoryDataRegister is
    Port ( clk : in STD LOGIC;
           rst : in STD LOGIC;
          mem input : in STD_LOGIC_VECTOR (31 downto 0);
          mem output : out STD LOGIC VECTOR (31 downto 0));
end MemoryDataRegister;
architecture Behavioral of MemoryDataRegister is
type mem data type is array (0 downto 0) of std logic vector(31 downto 0);
signal MemDataReg: mem data_type := ((others => (others => '0')));
begin
  process(clk)
  begin
     if rst = '0' then
        MemDataReg(0) <= (others => '0');
      else if rising edge(clk) then
        MemDataReg(0) <= mem input;</pre>
      end if;
     end if;
   end process;
  mem output <= MemDataReg(0);
end Behavioral;
```

فصل سوم

پیاده سازی Instruction Register و Pile

در این بخش به نحوه پیاده سازی و توضیحات حول ماژولهای Instruction Register و Register File میپردازیم.

:Instruction Register 1-7

Instruction Register برای ذخیره دستوراتی استفاده می شود که از حافظه دریافت شدهاند و باید توسط پردازنده اجرا شوند. به عنوان مثال، وقتی که یک دستور توسط ماژول Instruction Memory دریافت شده، آن دستور در رجیستر Instruction Register ذخیره می شود تا در مراحل بعدی پردازش توسط پردازنده، اجرا شود.

برای پیاده سازی ماژول Instruction Register یک رجیستر ۳۲ بیتی تعریف شده که در هر لبه مثبت کلاک، دستورات ورودی را دریافت کرده و در خروجی خود قرار می دهد.

ورودى:

- clk: کلاک سیستم
- rst سیگنال ریست که در صورت فعال شدن، مقدار رجیستر را صفر می کند.
- IRWrite: سیگنالی که نشان می دهد آیا امکان نوشتن در رجیستر وجود دارد یا نه.
 - input_instruction: دستوراتی که از حافظه خوانده شدهاند.

خروجی:

• output_instruction: دستوری که در رجیستر ذخیره شده است.

در طراحی این ماژول، از یک آرایه یک بعدی با طول ۱ به نام instr_reg استفاده شده است. این آرایه، یک رجیستر ۳۲ بیتی را نشان میدهد که در هر لبه مثبت کلاک، دستورات ورودی را دریافت کرده و در خود ذخیره میکند.

در فرآیند اجرای کد، اگر سیگنال rst فعال شده باشد، مقدار رجیستر صفر می شود. در غیر این صورت، اگر کلاک رو به بالا باشد و سیگنال IRWrite فعال باشد، دستورات ورودی در رجیستر ذخیره می شوند و در خروجی قرار داده می شوند.

کد های استفاده شده برای پیاده سازی این بخش در ادامه قرار گرفتهاند.

```
entity InstructionRegister is
    Port ( clk : in STD LOGIC;
           rst : in STD LOGIC;
           IRWrite : in STD LOGIC;
           input instruction : in STD LOGIC VECTOR (31 downto 0);
           output instruction : out STD LOGIC VECTOR (31 downto 0));
end InstructionRegister;
architecture Behavioral of InstructionRegister is
type instr reg type is array (0 to 0) of std logic vector(31 downto 0);
signal instr_reg : instr_reg_type := ((others => (others => '0')));
begin
  process(clk)
  begin
     if rst = '0' then
         instr reg(0) <= (others => '0');
     else if rising edge(clk) and IRWrite = '1' then
        instr reg(0) <= input instruction;
     end if:
      end if;
  end process;
  output instruction <= instr reg(0);
end Behavioral;
```

Register File ۲-۳

ماژول Register File برای ذخیره دادههای مختلف استفاده می شود. این دادهها ممکن است شامل مقادیر محاسباتی، اطلاعات ورودی، نتایج محاسباتی و غیره باشند. با استفاده از این رجیسترها، می توان دادهها را ذخیره کرد و در مراحل بعدی پردازش، از آنها استفاده کرد.

برای پیاده سازی یک ماژول Registers را طراحی کردیم که برای ذخیره دادههای پردازشگر استفاده می شود. این ماژول شامل ۳۲ رجیستر ۳۲ بیتی است که در هر لبه مثبت کلاک، دادههای ورودی را دریافت کرده و در خروجی خود قرار می دهد.

ورودى:

- clk: کلاک سیستم
- rst: سیگنال ریست که در صورت فعال شدن، مقدار تمامی رجیسترها را صفر می کند.
 - ۱read_register: شماره رجیستری که باید از آن خوانده شود.
 - ۲read_register: شماره رجیستری دوم که باید از آن خوانده شود.
 - write_register: شماره رجیستری که باید در آن نوشته شود.
 - write_data: دادهای که باید در رجیستر نوشته شود.
- RegWrite: سیگنالی که نشان می دهد آیا امکان نوشتن در رجیستر وجود دارد یا نه.

خروجی:

- ۱read_data: دادهای که از رجیستر با شماره ۱read_register خوانده شده است.
- ۲read_register: دادهای که از رجیستر با شماره ۲read_register خوانده شده است.

در طراحی این ماژول، از یک آرایه یک بعدی با طول ۳۲ به نام reg استفاده شده است. این آرایه، ۳۲ رجیستر ۳۲ بیتی را نشان میدهد که در هر لبه مثبت کلاک، دادههای ورودی را دریافت کرده و در خود ذخیره می کند.

در فرآیند اجرای کد، اگر سیگنال rst فعال شده باشد، تمامی رجیسترها صفر می شوند. در غیر این صورت، اگر کلاک رو به بالا باشد و سیگنال RegWrite فعال باشد، داده های ورودی در رجیستر مربوطه ذخیره می شوند. برای خواندن داده ها از رجیسترها، شماره رجیسترهایی که باید از آنها خوانده شود را با استفاده از ورودی های read_tata و read_tata به ماژول داده و داده های موجود در آنها در خروجی های read_data و register قرار داده می شوند.

کد نوشته شده برای این قسمت را در ادامه قرار دادهایم:

```
entity Registers is
    Port ( clk : in STD LOGIC;
          rst : in STD LOGIC;
          read register1 : in STD LOGIC VECTOR (4 downto 0);
          read register2 : in STD LOGIC VECTOR (4 downto 0);
          write register: in STD LOGIC VECTOR (4 downto 0);
          write_data : in STD LOGIC VECTOR (31 downto 0);
          RegWrite : in STD LOGIC;
          read data1 : out STD LOGIC VECTOR (31 downto 0);
          read data2 : out STD LOGIC VECTOR (31 downto 0));
end Registers;
architecture Behavioral of Registers is
type reg type is array (0 to 31) of std logic vector(31 downto 0);
signal reg : reg type := (others => (others => '0'));
begin
  process(clk)
  begin
      if rst = '0' then
         reg(to integer(unsigned(write_register))) <= (others => '0');
      else if rising edge(clk) and RegWrite = '1' then
        reg(to integer(unsigned(write register))) <= write data;
     end if;
     end if:
  end process;
```

فصل چهارم

پياده سازي ALU و ALU control

دستوراتی که دریافت میشوند ابتدا نیاز به کدگشایی دارند تا مشخص شود چه عملیاتی باید روی آنها انجام شود. در این بخش ابتدا به انواع دستورات در پردازنده MIPS میپردازیم.

۴-۱ انواع دستورات در پردازنده MIPS

مجموعه دستورات MIPS یک ساختار کامپیوتر با معماری RISC است که در بسیاری از پردازندههای مدرن استفاده می شود. دستورات MIPS شامل سه نوع دستور با طول ۳۲ بیتی هستند.

۱. دستورات نوع R: این دستورات برای انجام عملیاتهای حسابی و منطقی استفاده می شوند. فرمت این دستورات به صورت زیر است:

opcode[31:26] Rs[25:21] Rt[20:16] Rd[15:11] Shamt[10:6] Function[5:0]

- Opcode: کد عملیات را مشخص می کند.
 - Rs: ثبت منبع ۱.
 - Rt: ثبت منبع ۲.
 - Rd: ثبت مقصد.
 - Shamt: مقدار شیفت.
 - Function: کد تابع را مشخص می کند.

۲. دستورات نوع I: این دستورات برای انجام عملیاتهای فوری استفاده می شوند، مانند بارگذاری ثابت در ثبتها یا شاخه گیری. فرمت این دستورات به صورت زیر است:

opcode[31:26]	Rs[25:21]	Rt[20:16]	Address/constant [15:0]
000000[31.20]	10[20.21]	110[20.10]	

- Opcode: کد عملیات را مشخص می کند.
 - Rs: ثبت منبع.
 - Rt: ثبت مقصد.
 - Address/constant: مقدار فوری.

۳. دستورات نوع Jاین دستورات برای پرش به یک آدرس حافظه خاص استفاده می شوند. فرمت این دستورات به صورت زیر است:

1 504 0 63	111 50 7 07
opcode[31:26]	Address[25:0]
00000000131.201	Audics[25.0]
	L J

- Opcode: کد عملیات را مشخص می کند.
 - Address: آدرس ۲۶ بیتی برای پرش.

بعضی از دستورات رایج در مجموعه دستورات MIPS عبارتند از:

:J-type

jump – j instruction .\

به یک آدرس حافظه خاص پرش می کند.

000010	Address[25:0]
--------	---------------

Operation: PC ← PC[31:28] || Inst[25:0] || 00

jump and link – jal instruction . Y

به یک آدرس حافظه خاص پرش می کند و آدرس بازگشتی را در یک رجیستر ذخیره می کند.

000011 Address[25:0]

Operation: \$ra ← PC + 1

PC ← PC[31:28] || Inst[25:0] || 00

:R-type

Jump and link register – jalr instruction .\

به یک آدرسی از حافظه که در رجیستری مشخص است پرش میکند و آدرس بازگشتی را در یک رجیستر مشخص ذخیره میکند.

* * * * * *	Rs[25:21]	Rt[20:16]	Rd[15:11]	* * * * *	
-------------	-----------	-----------	-----------	-----------	--

Operation: PC ← Rs

Rd ← PC + 1

Jump register – jr instruction . ٢

به آدرسی که در یک ثبت ذخیره شده است پرش میکند.

····· Rs[25:21] Rt[20:16] Rd[15:11]	* * * * *	
-------------------------------------	-----------	--

Operation: PC

Rs

Addition – add instruction .

دو رجیستر را با هم جمع می کند و نتیجه را در یک رجیستر دیگر ذخیره می کند.

$Rs[25:21] Rt[20:16] Rd[15:11] \cdots $	* * * * *	Rs[25:21]	Rt[20:16]	Rd[15:11]	* * * *	1
---	-----------	-----------	-----------	-----------	---------	---

Operation: Rd \leftarrow Rs + Rt PC \leftarrow PC + 1

Unsigned addition – addu instruction . \$

مقدار دو رجیستر را بدون علامت با هم جمع می کند و نتیجه را در یک رجیستر دیگر ذخیره می کند.

* * * * * *	Rs[25:21]	Rt[20:16]	Rd[15:11]		1
-------------	-----------	-----------	-----------	--	---

Operation: Rd \leftarrow Rs + Rt PC \leftarrow PC + 1

Subtraction – sub instruction . 2

مقدار یک رجیستر را از یک رجیستر دیگر کم میکند و نتیجه را در رجیستر سوم ذخیره میکند.

..... Rs[25:21] Rt[20:16] Rd[15:11] \.....

Operation: Rd \leftarrow Rs - Rt PC \leftarrow PC + 1

Unsigned subtraction – subu instruction .9

مقدار یک رجیستر را از یک رجیستر دیگر بدون علامت کم میکند و نتیجه را در رجیستر سوم ذخیره میکند.

..... Rs[25:21] Rt[20:16] Rd[15:11] 1....

Operation: Rd \leftarrow Rs - Rt PC \leftarrow PC + 1

Logical AND – AND instruction . Y

عملیات منطقی AND را بین دو رجیستر اول و دوم انجام و نتیجه را در رجیستر سوم ذخیره میکند.

····· Rs[25:21] Rt[20:16] Rd[15:11] ···· \

Operation: Rd ← Rs AND Rt
PC ← PC + 1

Logical OR – OR instruction .A

عملیات منطقی OR را بین دو رجیستر اول و دوم انجام و نتیجه را در رجیستر سوم ذخیره میکند.

..... Rs[25:21] Rt[20:16] Rd[15:11] 1....

Operation: Rd \leftarrow Rs OR Rt PC \leftarrow PC + 1

Logical XOR – XOR instruction .9

عملیات منطقی XOR را بین دو رجیستر اول و دوم انجام و نتیجه را در رجیستر سوم ذخیره میکند.

· · · · · R	Rs[25:21]	Rt[20:16]	Rd[15:11]	* * * *	111.
-------------	-----------	-----------	-----------	---------	------

Operation: Rd \leftarrow Rs XOR Rt PC \leftarrow PC + 1

Logical NOR – NOR instruction . \ \

عملیات منطقی NOR را بین دو رجیستر اول و دوم انجام و نتیجه را در رجیستر سوم ذخیره میکند.

$Rs[25:21]$ $Rt[20:16]$ $Rd[15:11]$ \cdots \cdots \cdots	* * * * *
--	-----------

Operation: Rd \leftarrow Rs NOR Rt PC \leftarrow PC + 1

Set if less than unsigned – sltu instruction . \\

رجیستر اول را با رجیستر دوم بدون علامت مقایسه میکند، اگر کوچکتر بود ۱ و در غیر این صورت ۰ را در رجیستر مقصد ذخیره میکند.

* * * * *	Rs[25:21]	Rt[20:16]	Rd[15:11]	* * * * *	1.11
-----------	-----------	-----------	-----------	-----------	------

Operation: if Rs < Rt then Rd \leftarrow 1 Else Rd \leftarrow 0 PC \leftarrow PC + 1

Set if less than: slt instruction .\Y

رجیستر اول را با رجیستر دوم با علامت مقایسه میکند، اگر کوچکتر بود ۱ و در غیر این صورت ۰ را در رجیستر مقصد ذخیره میکند.

····· Rs[25:21] Rt[20:16]	Rd[15:11] · · · · ·	1.1.1.
---------------------------	---------------------	--------

Operation: if Rs < Rt then Rd \leftarrow 1 Else Rd \leftarrow 0 PC \leftarrow PC + 1

:I-type

Branch on equal: beg instruction .\

در صورت مساوی بودن دو رجیستر، به آدرس حافظه دیگری پرش می کند.

• • • • • •	Rs[25:21]	Rt[20:16]	Address/constant [15:0]

Operation: if Rs = Rt then PC \leftarrow PC + 1 + ((sign extended I[15:0]) || 00) else PC \leftarrow PC + 1

Branch on not equal: bne instruction .7

در صورت مساوی نبودن دو رجیستر، به آدرس حافظه دیگری پرش می کند.

).)	Rs[25:21]	Rt[20:16]	Address/constant [15:0]

Operation: if Rs \neq Rt then PC \leftarrow PC + 1 + ((sign extended I[15:0]) || 00) else PC \leftarrow PC + 1

Immediate addition: addi instruction .

مقدار رجیستر اول را به مقدار ثابت اضافه کرده و در رجیستر دوم ذخیره میکند.

)	Rs[25:21]	Rt[20:16]	Address/constant [15:0]

Operation: Rt ← Rs + (sign extended I[15:0])

PC ← PC +1

Immediate addition unsigned: addit instruction .

مقدار رجیستر اول را با مقدار ثابت بدون علامت جمع کرده و در رجیستر دوم ذخیره میکند.

••••	Rs[25:21]	Rt[20:16]	Address/constant [15:0]

Operation: Rt ← Rs + (sign extended I[15:0])

PC ← PC +1

Immediate set-if-less-than unsigned: sltiu instruction . \(\Delta \)

مقدار رجیستر اول با مقدار ثابت بدون علامت مقایسه میکند و اگر کمتر بود ۱ و در غیر این صورت ۰ را در رجیستر دوم ذخیره میکند.

Operation: if Rs < (sign extended I[15:0]) then Rt \leftarrow 1 else Rt \leftarrow 0

 $PC \leftarrow PC + 1$

Immediate set-if-less-than: slti instruction .9

مقدار رجیستر اول با مقدار ثابت با علامت مقایسه میکند و اگر کمتر بود ۱ و در غیر این صورت ۰ را در رجیستر دوم ذخیره میکند.

 Rs[25:21]	Rt[20:16]	Address/constant [15:0]
10[-01]	10[-0.10]	

Operation: if Rs < (sign extended I[15:0]) then Rt \leftarrow 1

else Rt ← 0

 $PC \leftarrow PC + 1$

Immediate logic AND: and instruction .Y

عملیات منطقی AND را بین رجیستر اول و مقدار ثابت انجام میدهد و نتیجه آن را در رجیستر دوم ذخیره میکند.

Rs[25:21] Rt[20:16] Address/constant [15:0]

 $PC \leftarrow PC + 1$

Immediate logic OR: ori instruction .A

عملیات منطقی OR را بین رجیستر اول و مقدار ثابت انجام میدهد و نتیجه آن را در رجیستر دوم ذخیره میکند.

	Rs[25:21]	Rt[20:16]	Address/constant [15:0]
--	-----------	-----------	-------------------------

Operation: Rt ← Rs OR (sign extended I[15:0])

PC ← PC + 1

Immediate logic XOR: xori instruction .9

عملیات منطقی XOR را بین رجیستر اول و مقدار ثابت انجام میدهد و نتیجه آن را در رجیستر دوم ذخیره میکند.

))).	Rs[25:21]	Rt[20:16]	Address/constant [15:0]

 $PC \leftarrow PC + 1$

مقدار ذخیره شده در آدرس را با آفست رجیستر اول، در رجیستر دوم بارگذاری میکند.

Operation: Rt \leftarrow M[Rs + (sign extended I[15:0])] PC \leftarrow PC + 1

Store Word: sw instruction .\\

مقدار رجیستر دوم را در آدرس به اضافه آفست رجیستر اول، ذخیره میکند.

1.1.11 Rs[25:21] Rt[20:16] Address/constant [15:0]

Operation: M[Rs + (sign extended I[15:0])] \leftarrow Rt PC \leftarrow PC + 1

Load upper immediate: LUI instruction .\Y

مقدار ثابت را ۱۶ بیت به چپ شیفت داده و ۱۶ بیت پایین را صفر میکند و مقدار نهایی را در رجیستر RT ذخیره میکند.

_				
	1111	Rs[25:21]	Rt[20:16]	Address/constant [15:0]

در بخش های بعد این دستورات را پیاده سازی میکنیم.

۲-۴ پیاده سازی ALU control

قصد داریم یک واحد کنترل ALU را پیادهسازی کنیم.

ورودى:

- Instruction: یک بردار ۶ بیتی است که شامل کد عملیات مورد نظر برای ALU است.
 - ALUOp: یک بردار ۳ بیتی است که شامل کد مورد نظر برای کنترل ALU است.

خروجي:

output •

دو متغیر signal با نام operation و temp تعریف کردیم. temp برای ذخیره کد عملیات مورد نظر برای operation برای ذخیره کد دقیق عملیات ALU است که بر اساس ALU در حالتهای مختلف ALUOp و operation برای ذخیره کد دقیق عملیات ALU است که بر اساس instruction

کد Behavioral، شامل یک فرایند با استفاده از دستور select است که با استفاده از ALUOp، کد عملیات مورد نیاز برای ALUOp را در موارد مختلف تعیین می کند. به عنوان مثال، در صورتی که ALUOp برابر با "۰۰۰" باشد، کد باشد، کد عملیات برای addi (جمع با یک مقدار فوری) تعیین می شود و در صورتی که برابر با "۱۰۰" باشد، کد عملیات برای andi تعیین می شود.

در قسمت دیگری از این فرایند، به کمک دستور select دیگری، کد دقیق عملیات ALU برای هر instruction در قسمت دیگری از این فرایند، به کمک دستور instruction برابر با "۱۰۰۰۰۰" باشد، کد عملیات دقیق برای جمع (add) تعیین میشود و در صورتی که instruction برابر با "۱۰۰۰۱۰" باشد، کد عملیات برای تفریق (sub) تعیین میشود.

در نهایت، مقدار temp که کد عملیات برای ALU را در بر داشت، به عنوان خروجی output ارسال می شود. کد مورد استفاده در ادامه قرار داده شده است:

```
entity ALUControl is
    Port (instruction : in STD LOGIC VECTOR (5 downto 0);
                      : in STD LOGIC VECTOR (2 downto 0);
          ALUOp
                       : out STD LOGIC VECTOR (3 downto 0));
          output
end ALUControl;
architecture Behavioral of ALUControl is
signal temp, operation, operation i : std logic vector(3 downto 0) := "1111";
begin
    with ALUOp select
    temp <= "0000"
                      when "000", -- addi for LW
           "0101"
                      when "001",
                                     -- xori / Branch
           operation when "010",
                                     -- R-type
           "0110"
                       when "011",
                                     -- slti
           "0010"
                       when "100",
                                      -- andi
           "0011"
                      when "101",
                                     -- ori
                      when "110",
           "0111"
                                     -- lui
            "1111"
                      when others; -- in other cases
  with instruction select
   operation <= "0000" when "100000", -- add
                "0001" when "100010", -- sub
                "0010" when "100100", -- AND
                "0011" when "100101", -- OR
                "0100" when "100111", -- NOR
                "0101" when "100110", -- XOR
                 "0110" when "101010", -- set on less than
                "1111" when others;
  output <= temp;
end Behavioral;
```

۴-۳ پیاده سازی ALU:

برای این ماژول یک entity به نام ALU را تعریف کردیم که ورودی ها و خروجی های زیر را دارد. ورودی:

- ه و a: بیتهای عملیات را برای ALU شامل می شوند.
- ALU_control: یک بردار ۴ بیتی است که کنترل کننده عملیات ALU را تعیین میکند.

خروجی:

- Output: خروجی نهایی ماشین حساب ALU است.
- Zero: آیا خروجی ماشین حساب برابر با صفر است یا نه.

در این کد، با استفاده از یک فرایند با استفاده از دستور select، با توجه به کد عملیات مورد نظر، یک مقدار برای در این کد، با استفاده از یک فرایند با استفاده از دستور select با تعیین می شود که حاوی خروجی نهایی ALU است. به عنوان مثال، در صورتی که کد عملیات برابر با "۰۰۰۰" باشد، مقدارهای a و b باهم جمع شده و در temp ذخیره می شوند. در صورتی که کد عملیات برابر با a از a از a کم می شود و در a از a کم می شود. در موارد دیگر نیز، عملیات مناسب انجام می شود و مقدار نهایی در a و نظره می شود.

در این کد، دو متغیر signal به نام temp و zero تعریف شدهاند. temp برای ذخیره خروجی نهایی ALU استفاده می شود و zero برای نشان دادن اینکه خروجی ماشین حساب برابر با صفر است یانه.

در ادامه، با استفاده از یک فرایند دیگر، مقدار zero بر اساس مقدار temp تعیین می شود. در صورتی که temp برابر با صفر باشد، مقدار zero برابر با ۱ قرار داده می شود و در غیر این صورت، مقدار zero برابر با ۱ قرار داده می شود.

در نهایت، مقدار temp به عنوان خروجی output ارسال می شود که در آن، خروجی نهایی ماشین حساب ALU ذخیره شده است.

کد های نوشته شده برای این قسمت در ادامه قابل مشاهده است.

```
entity ALU is
   Port ( a
                   : in STD_LOGIC_VECTOR (31 downto 0);
                  : in STD_LOGIC_VECTOR (31 downto 0);
         ALU control : in STD LOGIC VECTOR (3 downto 0);
         output : out STD LOGIC VECTOR (31 downto 0);
                   : out STD LOGIC);
         zero
end ALU;
architecture Behavioral of ALU is
signal temp : std_logic_vector(31 downto 0);
begin
 temp <=
   std logic vector(unsigned(a) + unsigned(b)) when ALU control = "0000" else
   std logic vector(unsigned(a) - unsigned(b)) when ALU control = "0001" else
   -- AND
   a AND b when ALU control = "0010" else
   -- OR
   a OR b when ALU control = "0011" else
   -- NOR
   a NOR b when ALU control = "0100" else
   -- XOR
   a XOR b when ALU control = "0101" else
   -- set on less than
   "0000000000000000000000000000000" when ALU control = "0110" and (a >= b) else
   (a(15 downto 0) & "0000000000000000") when ALU control = "0111" else
   -- in other cases
   (others => '0');
 output <= temp;
end Behavioral;
```

فصل پنجم

پیاده سازی Control Unit

در این فصل نحوه پیاده سازی واحد کنترل را توضیح میدهیم.

با توجه به multi cycle بودن پردازنده، میدانیم که هر دستور در تعداد مشخصی دوره انجام میشوند. برای کنترل دورههای مختلف و عملیاتی که باید در آنها انجام شود stateهای مختلفی را تعریف میکنیم که در هر کدام از آنها واحد کنترل خروجیهای مشخص خود را برای کنترل ماژولها تولید میکند. شمای کلی از stateهای تعریف شده در شکل ۵-۱ نشان داده شده که البته برای اضافه کردن بعضی دستورات، stateهای جدیدی تعریف کردیم.

ورودى:


- Clk: کلاک سیستم.
- Rst: سیگنال ریست که در صورت فعال شدن، تمام سیگنال های کنترلی صفر میشوند.
 - Op: کد Op•
 - Func: کد عملکرد دستور در حال اجرا

خروجی:

• سیگنال های کنترلی

در بخش architecture، رفتار واحد کنترل را تعریف کردیم. یک ماشین حالت(State Machine) برای تعیین حالت کنونی واحد کنترل بر اساس دستور فعلی در حال اجرا استفاده می شود و سیگنالهای کنترلی متناظر با هر حالت کنونی واحد کنترل بر اساس کد اپکد و کد عملکرد دستور فعلی و حالت کنونی ماشین، به حالت بعدی منتقل می شود.

در بخش process، منطق تغییر حالت بر اساس سیگنالهای ورودی و تولید سیگنالهای کنترلی بر اساس حالت کنونی تعریف شده است. با استفاده از دستور with select، حالت کنونی به مجموعهای از سیگنالهای کنترلی نگاشت می شود که به پورتهای خروجی اختصاص داده می شوند.



شکل ۵-۱ شمای کلی از state های مختلف ۱-۵ شمای کلی از

هر کدام از state ها حالت خاصی را مشخص میکنند که به شکل زیر میتوان عملکرد آنها را تعریف کرد:

۱. Start منتقل می شود تا دستور Start منتقل می شود تا دستور این این واحد کنترل به حالت InstructionFetch منتقل می شود تا دستور اول برنامه را دریافت کند. در واقع این حالت موقعی اتفاق میافتد که rst در ورودی مقدار ۱ داشته باشد. برای شروع حتما باید ریست را فعال کنیم زیرا حالت قبلی مولفه ها مشخص نیست.

۲. InstructionFetch: در این حالت، واحد کنترل دستور جدید را از حافظه تعیین می کند و به حالت Decode
 منتقل می شود.

۳. Decode: در این حالت، واحد کنترل با استفاده از کد اپکد و کد عملکرد دستور در حال اجرا، سیگنالهای کنترلی برای اجزای مختلف پردازنده تولید می کند و به حالت Execute منتقل می شود.

۴. Execute: در این حالت، دستور در حال اجرا است و واحد کنترل برای تولید سیگنالهای کنترلی برای پردازش دستور، به حالت IncrementPC منتقل می شود.

۵. IncrementPC: در این حالت، واحد کنترل شمارنده برنامه را افزایش میدهد و به حالت InstructionFetch منتقل میشود تا دستور جدید دریافت شود.

۶. Branch واحد کنترل برای اجرای دستور شرطی، به حالتهای مختلفی منتقل میشود که بسته به نتیجه شرط، به حالتهای مختلفی از برنامامه منتقل میشود.

۷. Jump: در این حالت، واحد کنترل برای اجرای دستور جامپ به حالت ۱Jump منتقل می شود.

۸. Jump: در این حالت، واحد کنترل شمارنده برنامه را به آدرس مورد نظر تنظیم می کند و به حالت InstructionFetch منتقل می شود تا دستور جدید دریافت شود.

۹. Load: در این حالت، واحد کنترل برای خواندن داده از حافظه به رجیستر مورد نظر، به حالت MemoryRead

۱۰. MemoryRead: در این حالت، واحد کنترل داده مورد نظر را از حافظه خوانده و به رجیستر مورد نظر اختصاص می دهد و به حالت IncrementPC منتقل می شود.

۱۱. Store: در این حالت، واحد کنترل برای نوشتن داده از رجیستر مورد نظر به حافظه، به حالت MemoryWrite

MemoryWrite .۱۲: این حالت، واحد کنترل داده مورد نظر را از رجیستر مورد نظر به حافظه مینویسد و این حالت IncrementPC منتقل می شود.

۱۳. Register-Immediate: در این حالت، واحد کنترل برای اجرای دستوراتی که شامل یک رجیستر و یک مقدار ثابت هستند، به حالت ۱Immediate منتقل می شود.

۱۴. Immediate: در این حالت، واحد کنترل مقدار ثابت را از دستور خوانده و به حالت ۲Immediate منتقل می شود.

۱۵. TImmediate: در این حالت، واحد کنترل سیگنالهای کنترلی برای اجزای مختلف پردازنده را تولید می کند و به حالت ExecuteImmediate منتقل می شود.

۱۶. ExecuteImmediate: در این حالت، دستور با مقدار ثابت در حال اجرا است و واحد کنترل سیگنالهای کنترلی برای پردازش دستور، به حالت IncrementPC منتقل می شود.

کد طراحی شده برای این ماژول در صفحات بعد قرار گرفته است.

```
entity ControlUnit is
                        : in STD LOGIC;
   Port ( clk
          rst
                        : in STD LOGIC;
                        : in STD LOGIC VECTOR (5 downto 0);
          QD
                        : in STD LOGIC VECTOR (5 downto 0);
          PCWriteCond beq : out std logic;
          PCWriteCond bne : out std logic;
          PCWrite : out std_logic;
                        : out std logic;
          IorD
          MemRead
                       : out std_logic;
          MemWrite
                        : out std logic;
          MemToReg
                        : out std logic vector(1 downto 0);
          IRWrite
                        : out std logic;
          PCSource
                        : out std logic vector(1 downto 0);
                       : out std logic vector(2 downto 0);
          ALU0p
          ALUSTCB
                        : out std logic vector(1 downto 0);
          ALUSrcA
                        : out std_logic;
          RegWrite
                        : out std_logic;
          RegDst
                        : out std logic vector(1 downto 0));
end ControlUnit;
architecture Behavioral of ControlUnit is
type state is(
                 Start,
                 InstructionFetch,
                 InstructionFetch1,
                 InstructionFetch2,
                 InstructionDecode,
                MemoryAddressComp,
                 JR Execution,
                 JAL Execution,
                 JAL Completion,
                 JALR Execution,
                 JALR Completion,
                 Execution,
                 Execution addi,
                 Execution slti,
                 Execution andi,
                 Execution ori,
                 Execution xori,
                 Execution lui,
                 BranchCompletion beq,
                 BranchCompletion bne,
                 JumpCompletion,
                 MemoryAccessLoad,
                 MemoryAccessStore,
                 RTypeCompletion,
                 RTypeCompletion I,
                 MemoryReadCompletionStep );
 signal current_state, next_state : state := Start;
```

```
signal ctrl_state : std_logic_vector(19 downto 0) := (others => '0');
process(clk, rst, Op)
 begin
   if rst = '0' then
     current_state <= Start;
   elsif rising edge(clk) then
     current state <= next state;
   end if;
   case current state is
     when Start
                            => next state <= InstructionFetch;
     when InstructionFetch => next state <= InstructionFetch1;
     when InstructionFetch1 => next state <= InstructionFetch2;
     when InstructionFetch2 => next state <= InstructionDecode;
     when InstructionDecode => if Op = "100011" then -- lw
                                 next_state <= MemoryAddressComp;</pre>
                               elsif Op = "101011" then -- sw
                                 next state <= MemoryAddressComp;
                               elsif Op = "0000000" and Func = "001000" then -- R-type JR
                                 next state <= JR Execution;</pre>
                               elsif Op = "000000" and Func = "001001" then -- R-type JALR
                                 next state <= JALR Execution;</pre>
                               elsif Op = "0000000" then -- R-type
                                    next state <= Execution;
                                  elsif Op = "001000" then -- addi
                                   next state <= Execution addi;
                                  elsif Op = "001010" then -- slti
                                    next state <= Execution slti;
                                  elsif Op = "001101" then -- ori
                                    next state <= Execution ori;
                                  elsif Op = "001100" then -- andi
                                   next state <= Execution andi;
                                  elsif Op = "001110" then -- xori
                                   next_state <= Execution_xori;</pre>
                                  elsif Op = "001111" then -- lui
                                    next_state <= Execution lui;
                                  elsif Op = "000100" then -- BEQ
                                    next state <= BranchCompletion beq;
                                  elsif Op = "000101" then -- BNE
                                   next state <= BranchCompletion bne;</pre>
                                  elsif Op = "000010" then -- Jump
                                   next state <= JumpCompletion;</pre>
                                  elsif Op = "000011" then -- JAL
                                   next state <= JAL Execution;
                                  end if;
      when MemoryAddressComp => if Op = "100011" then -- lw
                                   next state <= MemoryAccessLoad;
                                  else -- sw
```

```
next state <= MemoryAccessStore;
when JR Execution
                 => next_state <= InstructionFetch;
when JAL Execution => next_state <= JAL Completion;</pre>
when JAL Completion
                       => next state <= InstructionFetch;
when JALR Execution
                       => next state <= JALR Completion;
when JALR Completion => next state <= InstructionFetch;
when Execution
                       => next state <= RTypeCompletion;
                        => next state <= RTypeCompletion I;
when Execution addi
when Execution slti => next state <= RTypeCompletion I;
when Execution andi => next state <= RTypeCompletion I;
when Execution ori
                       => next state <= RTypeCompletion I;
when Execution xori
                        => next state <= RTypeCompletion I;
when Execution lui => next state <= RTypeCompletion I;
when MemoryAccessLoad => next state <= MemoryReadCompletionStep;</pre>
```

```
when MemoryAccessStore => next_state <= InstructionFetch;</pre>
    when BranchCompletion_beq => next_state <= InstructionFetch;
    when BranchCompletion_bne => next_state <= InstructionFetch;
    when JumpCompletion
                             => next state <= InstructionFetch;
                              => next_state <= InstructionFetch;
    when RTypeCompletion
   when others
                               => next state <= InstructionFetch;
  end case;
end process;
with current state select
  ctrl state <= "0000000000000XXX000000" when Start,
                "000010001000000010000" when InstructionFetch,
                "000010001000000010000" when InstructionFetch1,
                "100010001000000010000" when InstructionFetch2,
                "0000000000000110000" when InstructionDecode,
                "000000000000000101000" when MemoryAddressComp,
                "00000000000010001000" when Execution,
                "00000000000000101000" when Execution addi,
                "000000000000111010000" when Execution slti,
                "00000000000100101000" when Execution andi,
```

```
"00000000000101101000" when Execution_ori,
                  "000000000000011010000" when Execution xori,
                  "000000000011010101000" when Execution_lui,
                  "001000000010010010000" when BranchCompletion beq,
                  "010000000010010010000" when BranchCompletion_bne,
                  "100000000110000000000" when JR Execution,
                  "10000000010000000000" when JumpCompletion,
                  "00000010000000110010" when JAL Execution,
                  "10000010010000110110" when JAL Completion,
                 "00000010000000110001" when JALR Execution,
                  "10000010011000110101" when JALR Completion,
                  "00011000000000000000" when MemoryAccessLoad,
                  "000101000000000000000" when MemoryAccessStore,
                  "00000000000000000000101" when RTypeCompletion,
                  "0000000000000000000000" when RTypeCompletion I,
                 "00000001000000000000" when MemoryReadCompletionStep,
                 "00000000000000000000" when others;
  PCWrite
                 <= ctrl state(19);
  PCWriteCond bne <= ctrl state(18);
  PCWriteCond beq <= ctrl state(17);
  IorD
                 <= ctrl state(16);
                <= ctrl state(15);
 MemRead
 MemWrite
                <= ctrl_state(14);
 MemToReg
                <= ctrl state(13 downto 12);
 IRWrite
                <= ctrl state(11);
                <= ctrl state(10 downto 9);
  PCSource
 ALUOp
                <= ctrl state(8 downto 6);
                <= ctrl state(5 downto 4);
 ALUSrcB
                <= ctrl state(3);
 ALUSrcA
 RegWrite
                <= ctrl state(2);
 RegDst
                <= ctrl state(1 downto 0);
end Behavioral;
```

44

فصل ششم

پیاده سازی PC وSign Extend

در این فصل قصد داریم نحوه کار کرد و شیوه پیاده سازی ماژول های PC و Sign Extend را شرح دهیم.

PC 1-8

PC برای نگهداری و محاسبه آدرس برنامه استفاده میشود. آدرس برنامه شامل آدرس حافظهای است که در آن دستورات برنامه قرار دارند. با استفاده از این ماژول، میتوان آدرس فعلی برنامه را در هر لحظه محاسبه کرد و در مراحل بعدی اجرای برنامه، از آن استفاده کرد.

با استفاده از کد VHDL یک ماژول PC را پیادهسازی کردیم که شامل یک رجیستر ۳۲ بیتی است و در هر لبه مثبت کلاک، آدرس فعلی برنامه را دریافت کرده و در خروجی خود قرار میدهد.

ورودى:

- CLK: کلاک سیستم
- EN: سیگنالی که نشان میدهد آیا امکان تغییر در رجیستر وجود دارد یا خیر.
 - PC_input: دادهای که برای نوشتن در رجیستر ورودی استفاده میشود.
- RST: سیگنال ریست که در صورت فعال شدن، مقدار رجیستر را صفر میشود.

خروجي:

• PC_output: آدرس فعلی برنامه که در رجیستر ذخیره شده است.

در طراحی این ماژول، از یک رجیستر TT بیتی به نام PC_output استفاده شده است. این رجیستر، آدرس فعلی برنامه را نشان می دهد که در هر لبه مثبت کلاک، داده های ورودی را دریافت کرده و در خود ذخیره می کند. در فرآیند اجرای کد، اگر سیگنال TST فعال شده باشد، مقدار رجیستر را صفر می کنیم. در غیر این صورت، اگر کلاک رو به بالا باشد و سیگنال TST فعال باشد، آدرس جدیدی که در TST قرار دارد را در رجیستر ذخیره می کنیم. به این ترتیب، آدرس فعلی برنامه به مقدار جدید تغییر می کند.

کد مورد استفاده برای طراحی این ماژول را میتوان در ادامه مشاهده کرد:

```
entity PC is
    Port ( CLK : in STD LOGIC;
           EN : in STD LOGIC;
           PC input : in STD LOGIC VECTOR(31 downto 0);
           RST: in STD LOGIC;
           PC output : out STD LOGIC VECTOR (31 downto 0)
           );
end PC:
architecture Behavioral of PC is
begin
   process (CLK)
   begin
      if(RST = '0') then
            PC output <= (others => '0');
      elsif(rising edge(CLK)) then
         if(EN = '1') then
            PC output <= PC input;
         end if;
      end if;
   end process;
end Behavioral;
```

Sign Extend Y-9

این ماژول معمولاً در طراحی و پیادهسازی الگوریتمهای مختلف در پردازشگرهای دادههای ۳۲ بیتی استفاده می شود. برای مثال، در پردازشگرهایی که در آنها از محاسبات با عددهای با علامت استفاده می شود، این ماژول برای تبدیل عددهای ورودی به فرمتی با علامت ۳۲ بیتی مورد استفاده قرار می گیرد. به عنوان مثال، ممکن است در محاسبات مربوط به مسائل حسابی، بخشی از دادهها به صورت عدد صحیح با علامت ۱۶ بیتی باشد. در چنین مواردی، این ماژول برای تبدیل دادههای ورودی به فرمتی با علامت ۳۲ بیتی مورد استفاده قرار می گیرد.

در پردازنده MIPS نیز از این ماژول استفاده میشود. این ماژول شامل یک فرآیند است که با توجه به بیت علامتی عدد ورودی، این عدد را به صورت یک عدد با علامت ۳۲ بیتی گسترش میدهد.

ورودى:

• Input: عدد ۱۶ بیتی که میخواهیم به یک عدد با علامت ۳۲ بیتی تبدیل کنیم.

خروجی:

• Output: عدد ۳۲ بیتی با علامتی که در نهایت به دست می آید.

در طراحی این ماژول، از یک فرآیند استفاده شده است. در این فرآیند، بر اساس بیت علامت عدد ورودی، ابتدا بیتهای ۱۶ تا ۰ عدد ورودی به خروجی منتقل میشوند. سپس، در صورتی که بیت علامتی عدد ورودی ۱ باشد، بیتهای ۳۱ تا ۱۶ خروجی را با ۱ پر می کنیم تا عدد تبدیل شده با علامت منفی شود. در غیر این صورت، بیتهای ۳۱ تا ۱۶ خروجی را با ۰ پر می کنیم تا عدد تبدیل شده با علامت مثبت باشد.

کدهای نوشته شده برای پیاده سازی آن را میتوانید در ادامه مشاهده کنید:

```
entity Sign Extended is
    Port ( input : in STD_LOGIC_VECTOR (15 downto 0);
          output : out STD LOGIC VECTOR (31 downto 0));
end Sign Extended;
architecture Behavioral of Sign Extended is
begin
  process(input)
  begin
      if input(15)='0' then
         output(15 downto 0) <= input;
        output(31 downto 16) <= "0000000000000000";
      else
         output(15 downto 0) <= input;
         output (31 downto 16) <= "111111111111111";
   end process;
end Behavioral;
```

فصل هفتم

Top Module

```
در این بخش اجزا و ماژولهای طراحی شده قبل را به هم مرتبط میکنیم.
```

```
entity MIPS Processor is
    Port ( CLKmain, RSTMain : in STD LOGIC;
           output_top : out STD_LOGIC);
end MIPS Processor;
architecture Behavioral of MIPS Processor is
COMPONENT PC
                   : in STD_LOGIC;
   Port ( CLK
                    : in STD LOGIC;
          PC input : in STD LOGIC VECTOR(31 downto 0);
                   : in STD LOGIC;
          PC output : out STD LOGIC VECTOR (31 downto 0)
          );
end COMPONENT;
COMPONENT MUX2to1
                   : in STD_LOGIC_VECTOR (31 downto 0);
   Port ( a
                   : in STD LOGIC VECTOR (31 downto 0);
                   : in STD LOGIC;
          sel
          output : out STD LOGIC VECTOR (31 downto 0));
end COMPONENT;
```

```
COMPONENT MUX3to1
    Port (a : in STD_LOGIC_VECTOR (31 downto 0);
                    : in STD LOGIC VECTOR (31 downto 0);
                     : in STD LOGIC VECTOR (31 downto 0);
                 : in STD_LOGIC_VECTOR (1 downto 0);
           sel
           output : out STD LOGIC VECTOR (31 downto 0));
end COMPONENT;
COMPONENT MUX4to1
    Port (a : in STD_LOGIC_VECTOR (31 downto 0);
b : in STD_LOGIC_VECTOR (31 downto 0);
                     : in STD LOGIC VECTOR (31 downto 0);
                    : in STD LOGIC VECTOR (31 downto 0);
                  : in STD_LOGIC_VECTOR (1 downto 0);
           output : out STD LOGIC VECTOR (31 downto 0));
end COMPONENT;
COMPONENT MUX3to1 RegDst
    Port ( a : in STD_LOGIC_VECTOR (4 downto 0);
                     : in STD_LOGIC_VECTOR (4 downto 0);
                     : in STD LOGIC VECTOR (4 downto 0);
           С
           sel : in STD_LOGIC_VECTOR (1 downto 0);
output : out STD_LOGIC_VECTOR (4 downto 0));
end COMPONENT;
COMPONENT ShiftLeft2 32
    Port ( input : in STD LOGIC VECTOR (31 downto 0);
           output : out STD LOGIC VECTOR (31 downto 0));
end COMPONENT;
COMPONENT ShiftLeft2 26
    Port (input : in STD_LOGIC_VECTOR (25 downto 0); output : out STD_LOGIC_VECTOR (27 downto 0));
end COMPONENT:
COMPONENT Sign Extended
    Port ( input : in STD LOGIC VECTOR (15 downto 0);
          output : out STD LOGIC VECTOR (31 downto 0));
end COMPONENT:
COMPONENT Memory
    Port ( memory read : in STD LOGIC;
           memory write : in STD LOGIC;
           address : in STD_LOGIC_VECTOR (31 downto 0);
           write data : in STD LOGIC VECTOR (31 downto 0);
           clk : in STD_LOGIC;
rst : in STD_LOGIC;
memory_data : out STD_LOGIC_VECTOR (31 downto 0));
end COMPONENT;
```

```
COMPONENT InstructionRegister
                                       : in STD LOGIC;
     Port ( clk
              rst
                                       : in STD LOGIC;
              IRWrite
                                       : in STD LOGIC;
              input_instruction : in STD_LOGIC_VECTOR (31 downto 0);
              output instruction : out STD LOGIC VECTOR (31 downto 0));
end COMPONENT:
COMPONENT MemoryDataRegister
    end COMPONENT;
COMPONENT Registers
     Port ( clk
                                       : in STD LOGIC;
                                       : in STD LOGIC;
              rst : in STD_LOGIC;
read_register1 : in STD_LOGIC_VECTOR (4 downto 0);
read_register2 : in STD_LOGIC_VECTOR (4 downto 0);
write_register : in STD_LOGIC_VECTOR (4 downto 0);
write_data : in STD_LOGIC_VECTOR (31 downto 0);
RegWrite : in STD_LOGIC;
read_data1 : out STD_LOGIC_VECTOR (31 downto 0);
read_data2 : out STD_LOGIC_VECTOR (31 downto 0);
              rst
end COMPONENT;
```

```
COMPONENT ALU
    Port ( a
                       : in STD LOGIC VECTOR (31 downto 0);
                       : in STD LOGIC VECTOR (31 downto 0);
           ALU control : in STD LOGIC VECTOR (3 downto 0);
           output : out STD LOGIC VECTOR (31 downto 0);
                        : out STD LOGIC);
           zero
end COMPONENT:
COMPONENT ALUCOntrol
    Port (instruction : in STD LOGIC VECTOR (5 downto 0);
           ALUOp : in STD LOGIC VECTOR (2 downto 0);
                        : out STD LOGIC VECTOR (3 downto 0));
           output
end COMPONENT:
COMPONENT ControlUnit
    Port ( clk
                           : in STD LOGIC;
           rst
                           : in STD LOGIC;
                           : in STD LOGIC VECTOR (5 downto 0);
           qΟ
                          : in STD LOGIC VECTOR (5 downto 0);
           Func
           PCWriteCond beq : out std logic;
           PCWriteCond bne : out std logic;
                          : out std logic;
           PCWrite
           IorD
                          : out std logic;
           MemRead
                          : out std logic;
           MemWrite
                          : out std logic;
          MemToReg
                           : out std logic vector(1 downto 0);
                           : out std logic;
           IRWrite
         PCSource : out std_logic_vector(1 downto 0);
                     cout std_logic_vector(1 downto 0);
cout std_logic_vector(2 downto 0);
cout std_logic_vector(1 downto 0);
cout std_logic;
cout std_logic;
         ALUOp
         ALUSTCB
         ALUSrcB
ALUSrcA
RegWrite
RegDst
                      : out std_logic_vector(1 downto 0));
end COMPONENT;
COMPONENT TempRegister
  Port ( clk : in STD LOGIC;
                : in STD_LOGIC;
         rst
         input
                 : in STD_LOGIC_VECTOR (31 downto 0);
         output : out STD_LOGIC_VECTOR (31 downto 0));
end COMPONENT;
--constant
constant Register 31 : std logic vector(4 downto 0) := "11111"; --31
-- signals
signal MUX to PC, PC out, ALUOut to MUX, MUX to Memory, RegB out, Memory out, Instruction Req
      Memory Data Register out, MUX3 to Register, Registers to A, Registers to B, Sign Exter
      Shift_Left2_32_to_MUX5, RegA_to_MUX, MUX4_to_ALU, MUX5_to_ALU,
                                       : std_logic_vector(31 downto 0);
      Alu Out, Jump Address
signal MUX2 to Register
                                       : std logic vector(4 downto 0);
signal ALUControl to ALU
                                       : std logic vector(3 downto 0);
```

```
signal ALUOp
                                             : std logic vector(2 downto 0);
signal PCsource, ALUSrcB, MemToReg, RegDst
                                            : std logic vector(1 downto 0);
signal IorD, MemRead, MemWrite, IRWrite, RegWrite, ALU Zero, PCWriteCond beq,
       PCWriteCond bne, PCWrite, ALUSrcA,
       AND_to_OR2, AND_to_OR1, OR_to_PC
                                             : std logic;
begin
  AND to OR1 <= ALU Zero and PCWriteCond beq;
  AND to OR2 <= (not ALU Zero) and PCWriteCond bne;
   OR_to_PC <= AND_to_OR1 or PCWrite or AND_to_OR2;
  Jump_Address(31 downto 28) <= PC_out(31 downto 28);</pre>
  ALU inst
                    : ALU
                                               port map(MUX4_to_ALU, MUX5_to_ALU, ALUControl_to
  ALU_Control
                    : ALUControl
                                               port map(Instruction_Register_out(5 downto 0), A
  Control Unit
                    : ControlUnit
                                              port map(CLKMain, RSTMain, Instruction Register
                                              port map(CLKMain, RSTMain, IRWrite, Memory out,
  Inst Reg
                    : InstructionRegister
  Memory inst
                   : Memory
                                              port map (MemRead, MemWrite, MUX to Memory, RegB
  MEM DATA REG
                   : MemoryDataRegister
                                             port map(CLKMain, RSTMain, Memory_out, Memory_Da
  MUX_1
                                              port map (PC_out, ALUOut_to_MUX, IorD, MUX_to_Men
                    : MUX2to1
  MUX 2
                    : MUX3to1 RegDst
                                             port map(Instruction Register out(20 downto 16),
  MUX 3
                    : MUX3to1
                                              port map (ALUOut to MUX, Memory Data Register out
  MUX 4
                                              port map(PC out, RegA to MUX, ALUSrcA, MUX4 to 1
                    : MUX2to1
  MUX 5
                    : MUX4to1
                                              port map(RegB_out, PC_increment, Sign_Extend_out
  MUX 6
                   : MUX4to1
                                             port map(Alu_Out, ALUOut_to_MUX, Jump_Address, Re
  Program_Counter : PC
                                             port map (CLKMain, OR to PC, MUX to PC, RSTMain, F
  Registers_inst : Registers
                                              port map(CLKMain, RSTMain, Instruction Register c
   Sign Extend
                    : Sign_Extended
                                              port map(Instruction_Register_out(15 downto 0), S
                                             port map(Sign_Extend_out, Shift_Left2_32_to_MUX5)
  Shift Left2 1
                    : ShiftLeft2_32
  Shift_Left2_2
                    : ShiftLeft2 26
                                             port map(Instruction Register out(25 downto 0), J
                                             port map(CLKMain, RSTMain, Registers to A, RegA t
  Reg A
                    : TempRegister
  Reg B
                    : TempRegister
                                             port map(CLKMain, RSTMain, Registers_to_B, RegB_c
  Reg_ALUOut
                    : TempRegister
                                             port map(CLKMain, RSTMain, Alu Out, ALUOut to MUX
  output top <= AND to OR1;
end Behavioral:
```

در واقع با کدهای بحث شده یک پردازنده ساده با معماری MIPS را پیادهسازی میکند که قادر است دستورات سادهای را اجرا کند. این پردازنده از چندین قسمت مهم تشکیل شده است:

قسمت اول این پردازنده، شمارنده برنامه یا PC میباشد که مسئولیت نگهداری آدرس دستور فعلی را بر عهده دارد. آدرس دستور فعلی در این قسمت ذخیره میشود و پس از اجرای هر دستور، به طور خودکار * واحد به آن افزوده میشود تا آدرس دستور بعدیاجرا شود.

قسمت دوم این پردازنده، رجیسترها هستند. این قسمت شامل ۳۲ رجیستر مختلف است که هر کدام ۳۲ بیتی هستند. این رجیسترها برای نگهداری مقادیر ورودی و خروجی دستورات استفاده میشوند.

سومین قسمت، واحد منطقی حساب و ریاضی یا ALU است که مسئولیت اجرای عملیاتهای محاسباتی بین دو عدد ورودی و عدد ورودی، یک عملگر ورودی و عدد ورودی نیاز دارد و نتیجه را به عنوان خروجی ارائه می کند.

قسمت چهارم، واحد کنترل است که مسئولیت کنترل و تنظیم عملکرد پردازش را بر عهده دارد. این قسمت، با توجه به دستورات ورودی، دستورات لازم را به بخشهای مختلف پردازنده میدهد تا دستورات اجرا شوند. این واحد از سیگنالهای مختلفی برای کنترل پردازنده استفاده میکند که به آنها اجازه میدهد که اجرای دستورات را تنظیم کنند.

قسمت آخر، حافظه است که مسئولیت ذخیره دادهها و دستورات را بر عهده دارد. این حافظه دارای یک آدرسدهی است که با استفاده از آن، دادهها و دستورات مورد نیاز را از حافظه خوانده و به آنها نوشته می شود. همچنین، این حافظه به عنوان محلی برای ذخیره سازی داده های موقتی استفاده می شود که در طول اجرای دستورات، نیاز به آنها پیش می آید.

برای اجرای دستورات، ابتدا آدرس دستور فعلی توسط شمارنده برنامه بارگذاری می شود و سپس دستور با استفاده از واحد کنترل، از واحد ثبت دستور از حافظه خوانده شده و در داخل رجیسترها ذخیره می شود. سپس، با استفاده از واحد کنترل، دستورات لازم به قسمهای مختلف پردازنده داده می شود تا دستورات اجرا شوند. در هنگام اجرای دستور، ابتدا مقادیر مورد نیاز از رجیسترها یا حافظه خوانده می شوند و سپس با استفاده از واحد ALU، عملیاتهای محاسباتی انجام می شوند. نتیجه عملیات در نهایت در رجیسترها یا حافظه ذخیره می شود. پس از اجرای دستور، شمارنده برنامه به طور خود کار به آدرس دستور بعدی افزایش پیدا می کند و پردازنده آماده اجرای دستور بعدی می شود.

منابع

- 1. D.Harris, S.Harris. Digital Design and Computer Architecture
- **Y**. M.Movahedin MIPS Multi-Cycle Implentation
- **T.** O.Chakon *Design, Modeling, and Simulation of a MIPS Multi-Cycle Processor*
- *****. Patterson, D.A. and J.L. Hennesey. *Computer Organization and Design: The Hardware/Software Interface*
- **a.** https://www.youtube.com/watch?app=desktop&v=hmK3xabU6Ts
- **?**. https://github.com/etchsaleh/MultiCycleMIPS