Ha Pra - Übungsblatt 2,

Gruppe 51

Ali Özgür Tezcan - 216399 Efe Mehmet Karaúzimcioglu-214959

Aufgabe 2.1

a. 2,2.: Cond(0,2)=0

Cond(0,w) 1 Cond(w,H) 1 Cond(H,Z) wegen transitivitat

♦(O>W A W≥h) A h>Z

> 0≥h 1 h≥Z

 \Rightarrow 0 \geq 2 = Cond(0,Z)=0

b. 'U', nicht initialisiert
'-', egal / don't care

- O Im praktischen Schaltungseinsatz haben Don't-Cares eindeutige Vorteile. Die Gesamtschaltung kann unter Verwendung von Don't-Cares bei entsprechenden Schaltungen deutlich kompakter sein.
- o Don't-care Zustände können auch in Encoding Schemes und Kommunikationsprotokollen auftreten.
- O In dieser Datei ist einen Standard für Designer zur Beschreibung der in der vhol-Modellierung verwende ten Verbindungsdatentypen definiert.


Aufgabe 2.2

Wahr heits tabelle NICHT (NOT)

Eingang	Ausgang
0	1
1	0

Schalt zeichen

Scl	nrei	bw	eise	



UND (AND)

Eing	ang	Ausgang
E1	E2	Д
0	0	٥
0	1	0
1	0	0
1	1	1

NICHT UND (NAND)

Eing	ang	Ausgang
E1	EJ	A
0	0	1
0	1	1
1	0	11
1	1	0

ODER (OR)

Ein'	gang	Ausgang A	
0	0	0	The state of the s
0	1	1	
1	0	1	Total Statement
1	1	1	- Santania

A= E1 VE2

Wahrheits tabelle

Scholt zeichen

Schreibweise

NICHT ODER (NOR)

Ein	gang	Ausgang
E1	E2	A
0	0	1
0	1	0
1	0	. 0
1	1	0

A= E1 VE2

EXKLUSIV ODER (XOR)

Ein	gang	Ausgang
E1	E2	A
0	0	0
0	1	1
1	0	1
1	1	0

A= E1 \oplus E2 A= (\overline{E}_{1} \wedge E2) \vee (E1 \wedge \overline{E}_{2})

EXKLUSIV NICHT ODER (XNOR)

Eing	ang	Ausgang
E1	E2	A
0	0	1
0	1	0
1	0	0
1	1	1

A=(E1 AE2) V(E1 AE2)

- C. Zur Modellierung werden bei der Signalzuweisung zusätzlich die Zeiten angegeben, so dass sich ein Paar aus Wert und Zeit ergibt. Für die Abarbeitung durch den Simulator heißt das, dass der neue Wert erst nach Ablauf der Verzögerungszeit auf dem Signal (für nachfolgende Eingänge) wirksam wird.
 - Obei dem "inertial"- belay Typ werden nur Impulse mit einer minimalen Dauer weitergegeben.
 - O Bei dem "transport" Delay Typ auch kurze Impulse verzögert an den Ausgang weitergereicht werden.
- f. 1) entity wird genutzt, um bestimmte Ausgangsmuster in Abhängigkeit von der Zeit, den Eingangssignalen und der Vorgeschichte zu generieren.

architecture ist der Aufbau eines solchen Systems oder einer solchen Komponente (design entity oder entity)

- 2) component wird genutzt, um Schaltungselemente auf einer sehr niedrigen Ebene oder am häufigsten auf der obersten Ebene eines Entwurfs zu verbinden.
- 3) Die port map ist der Teil der Modulinstanzierung, in dem Sie angeben, mit welchen lokalen Signalen die Ein- und Ausgänge des Moduls verbunden werden sollen.
- 4) In einem process begin Block werden die Anweisungen sequentiell bearbeitet. Wenn process nicht genutzt wird, werden die verschiedenen Anweisungen zwischen begin und end, zeitlich parallel (concurrent) bearbeitet.